ЦИФРОВОЙ НИЗКОЧАСТОТНЫЙ ФАЗОМЕТР-ЧАСТОТОМЕР МГНОВЕННОГО ЗНАЧЕНИЯ Российский патент 1994 года по МПК G01R25/00 

Изобретение относится к радиоизмерительной технике и может быть использовано для измерения частоты и фазового сдвига медленно изменяющихся гармонических колебаний.

Известен цифровой низкочастотный фазометр [1], определяющий значение фазового сдвига в течение двух периодов исследуемого сигнала. Недостатком такого фазометра является наличие дополнительной погрешности, обусловленной изменением частоты сигнала от периода к периоду.

Наиболее близким к заявляемому устройству является низкочастотный измеритель частоты и фазы [2] , определяющий значения частоты и фазового сдвига. Недостаток такого устройства - большое время измерения частоты и фазы и отсутствие измерения и индикации мгновенной частоты сигнала.

Цель изобретения - уменьшение времени измерения.

Цель достигается тем, что в заявляемом устройстве производится интегрирование постоянного напряжения в течение образцового интервала времени, а также в течение интервала времени, пропорционального фазовому сдвигу с последующим одновременным делением полученных напряжений на напряжение, пропорциональное периоду исследуемого сигнала.

На чертеже приведена структурная схема низкочастотного фазометра-частотомера.

Устройство содержит формирователи 1 и 2, RS-триггер 3, источник 4 опорного напряжения, электронные ключи 5 ... 10, первый, второй и третий интеграторы 11 ... 13, первый и второй компараторы 14 и 15, первый и второй узлы 16 и 17 выборки-хранения, первый и второй инвертирующие усилители 18 и 19, блок 20 управления, генератор 21 счетных импульсов, первый и второй временные селекторы 22 и 23, первый и второй счетчики 24 и 25 импульсов, одновибратор 26.

Первый вход измерителя через формирователь 1 соединен с входом S RS-триггера 3, первым входом блока 20 управления, второй вход измерителя через формирователь 2 соединен с входом R RS-триггера 3, выход которого соединен с четвертым входом блока 20 управления. Источник 4 опорного напряжения соединен с входом электронного ключа 5, выход которого соединен с точкой, объединяющей выход электронного ключа 6 и вход первого интегратора 11, выход которого соединен с объединенными входами электронных ключей 6, 7, 10 и узлов 16 и 17 выборки-хранения. Выход узла 16 выборки-хранения соединен с входом инвертирующего усилителя 18, выход которого соединен с входом электронного ключа 8, выход узла 17 выборки-хранения соединен с входом инвертирующего усилителя 19, выход которого соединен с входом электронного ключа 9. Вход второго интегратора 12 соединен с точкой, объединяющей выходы электронных ключей 7 и 8, а выход - с входом первого компаратора 14, выход которого соединен с вторым входом блока 20 управления. Вход третьего интегратора 13 соединен с точкой, объединяющей выходы электронных ключей 9 и 10, а выход - с входом второго компаратора 15, выход которого соединен с пятым входом блока 20 управления. Генератор 21 счетных импульсов соединен с точкой, объединяющей входы первого и второго временных селекторов 22 и 23, выходы которых соединены соответственно с входами первого и второго счетчиков 24 и 25 импульсов, выход первого счетчика 24 импульсов соединен с третьим входом блока 20 управления. Первый выход блока 20 управления соединен с точкой, объединяющей управляющий вход ключа 5 и вход одновибратора 26, выход которого соединен с управляющим входом второго узда 17 выборки-хранения. Второй, третий, четвертый, седьмой выходы блока 20 управления соединены соответственно с управляющими входами узла 16 выборки-хранения, ключей 6, 7, 10 и второго временного селектора 23, а пятый выход блока 20 управления соединен с точкой, объединяющей управляющие входы ключей 8 и 9. Шестой выход блока 20 управления соединен с управляющим входом первого временного селектора 22.

Устройство работает следующим образом.

Формирователи 1 и 2 вырабатывают короткие импульсы, соответствующие переходу сигналов U₁ и U₂ через нуль из отрицательных значений в положительные. На выходе RS-триггера 3 вырабатывается импульс, длительность которого Δ t соответствует фазовому сдвигу Δϕ.

Устройство имеет три рабочих такта. В течение первого такта, который начинается с приходом импульса с выхода Q RS-триггера 3 на четвертый вход блока 20 управления, блок 20 управления на первом выходе вырабатывает импульс U₁*, открывающий ключ 5. На вход первого интегратора 11 поступает постоянное напряжение U_о от источника 4. По заднему фронту импульса, проходящего с RS-триггера 3, блок 20 управления на втором выходе вырабатывает импульс U₂*, разрешающий запись напряжения U_инт.1 в узел 16 выборки-хранения. К этому времени напряжение на выходе первого интегратора 11 составит
U_инт.1= - · U_o·dt = - U_o·Δt , (1) где U_инт1 - выходное напряжение первого интегратора 11 за время Δ t;
τ₁ - постоянная времени первого интегратора 11;
Δ t - длительность импульса на выходе RS-триггера 3.

По переднему фронту импульса, приходящего с первого выхода блока 20 управления, запускается одновибратор 26, который через время Т_о на выходе вырабатывает короткий импульс, разрешающий запись напряжения U_инт2 в узел 17 выборки-хранения. К этому времени выходное напряжение первого интегратора 11 примет значение U_инт2:
U_инт.2= - · U_o·dt = - U_o·T_o, (2) где Т_о - длительность импульса на выходе одновибратора 26.

С приходом второго импульса с формирователя 1 ключ 5 закрывается и на выходе интегратора 11 будет напряжение
U_инт.3= - · U_o·dt = - U_o·T , (3) где Т - период колебаний исследуемого сигнала.

Таким образом, по окончании первого такта на выходе узла 16 выборки-хранения появится постоянное напряжение, пропорциональное Δ t, на выходе узла 17 выборки-хранения - напряжение, пропорциональное образцовому интервалу времени Т_о, а на выходе первого интегратора 11 - напряжение, пропорциональное периоду Т исследуемого сигнала.

В начале второго такта, который начинается в момент закрывания ключа 5, блок 20 управления открывает сигналом U₅* электронные ключи 8 и 9. На вход второго интегратора 12 поступает напряжение с инвертирующего усилителя 18, а на вход третьего интегратора 13 - напряжение с инвертирующего усилителя 19. В этот же момент открывается сигнал U₆* временной селектор 22 и на вход счетчика 24 разрешается прохождение счетных импульсов с генератора 21.

В момент, когда счетчик 24 переполнится, второй такт закончится, второй интегратор 12 зарядится до напряжения U_инт4, а третий интегратор 13 зарядится до напряжения U_инт5:
U_инт.4= - · (-U_инт.1·K₁·dt = · t₂·U_инт.1;
(4)
U_инт.5= - · (-U_инт.2)·K₂·dt = · t₃·U_инт.2;
(5) где U_инт4, U_инт5 - выходные напряжения соответственно второго и третьего интеграторов после второго такта интегрирования;
τ₂, τ₃ - постоянные времени соответственно второго и третьего интеграторов;
К₁, К₂ - коэффициенты передачи соответственно первого и второго инвертирующих усилителей 18 и 19;
t₂ - длительность второго такта t₂ = T - t_o.

Минусы под знаками интегралов показывают, что усилители 18 и 19 инвертируют сигнал.

С началом третьего такта интегрирования, когда замкнуты (U*4

, U₇^*) электронные ключи 7 и 10, на входы второго и третьего интеграторов 12 и 13 поступает напряжение U_инт3 с выхода первого интегратора 11. Допустим, что конденсатор второго интегратора разряжается раньше, и в момент, когда выходное напряжение станет равным нулю, т.е. U_инт4 + U_инт6 = 0, на выходе компаратора 14 вырабатывается импульс U₂, поступающий на второй вход блока 20 управления. На его шестом выходе вырабатывается импульс U₆*, запрещающий прохождение счетных импульсов через первый временной селектор 22 на вход первого счетчика 24:
U_инт.6= -U_инт.4= - · U_инт.3·dt = - ·U_инт.3·t₃ (6) где t₃ - длительность третьего такта интегрирования при определении фазового сдвига
Δϕ, t _ϕ = t_o + t₃
В момент времени, когда выходное напряжение третьего интегратора 13 станет равно 0, т.е. U_инт5 + U_инт7 = 0, на выходе второго компаратора 15 вырабатывается импульс U₅, поступающий на пятый вход блока 20 управления. На его седьмом выходе вырабатывается импульс U₇*, запрещающий прохождение счетных импульсов через второй временной селектор 23 на вход счетчика 25: U_инт.7= -U_инт.5= - · U_инт.3·dt = - ·U_инт.3·t₄ (7) где t₄ - длительность третьего такта интегрирования при определении частоты исследуемого сигнала f; t_f = t_o + t₄
Зная, что временные интервалы t₂, t₃, t₄ заполняются счетными импульсами генератора 21 с частотой f_o, получим:
t₂= (8)
t₃= (9)
t₄= , (10) где N_o - число импульсов во втором такте;
N _ϕ , N_f - число импульсов в третьем такте соответственно при измерении фазового сдвига и частоты.

Решая уравнения (6) и (7) относительно t₃ и t₄:
t₃= -K₁·t₂· = -K₁·t₂· (11)
t₄= -K₂·t₂· = -K₂·t₂· (12) с учетом выражений (1) - (3), (8) - (10):
N_ϕ = -K₁·N_o· = -K₁·N_o·ϕ_x= K₃·ϕ_x
(13)
N_f = -K₂·N_o· = -K₁·N_o·f_x= K₄·f_x
(14)
Выбирая значение К₃ кратным 36, а К₄ - 10, можно получить отсчет фазового сдвига в градусах, частоты - в герцах.

Таким образом, в предлагаемом устройстве имеется возможность одновременного измерения частоты и фазы исследуемых сигналов.

Использование: радиоизмерительная техника, измерение частоты и фазового сдвига медленно изменяющихся гармонических колебаний. Сущность изобретения: устройство содержит два формирователя, RS - триггер, источник опорного напряжения, шесть электронных ключей, три интегратора, два компаратора, два узла выборки-хранения, два инвертирующих усилителя, блок управления, генератор счетных импульсов, два временных селектора, два счетчика, одновибратор. 1 ил.

ЦИФРОВОЙ НИЗКОЧАСТОТНЫЙ ФАЗОМЕТР-ЧАСТОТОМЕР МГНОВЕННОГО ЗНАЧЕНИЯ, содержащий счетчик импульсов, два формирователя, четыре электронных ключа, блок управления, генератор счетных импульсов, RS-триггер, источник опорного напряжения, интегратор, компаратор, два узла выборки-хранения, инвертирующий усилитель, временной селектор, при этом входы формирователей являются входами устройства, выход первого формирователя соединен с S-входом RS-триггера и первым входом блока управления, выход второго формирователя соединен с R-входом RS-триггера, выход которого соединен с четвертым входом блока управления, выход источника опорного напряжения соединен с входом первого электронного ключа, выход которого подключен к входу интегратора и входу второго электронного ключа, выход которого соединен с выходом интегратора и входами первого и второго узлов выборки-хранения, выход первого узла выборки-хранения через инвертирующий усилитель соединен с входом четвертого ключа, выход которого подключен к выходу третьего электронного ключа, причем первый, второй, третий, четвертый, пятый и шестой выходы блока управления соединены соответственно с управляющими входами первого электронного ключа, первого узла выборки-хранения, второго, третьего и четвертого электронных ключей и временного селектора, а второй и третий входы блока управления соединены соответственно с выходами компаратора и счетчика импульсов, а генератор счетных импульсов через временной селектор подключен к входу счетчика импульсов, отличающийся тем, что, с целью уменьшения времени измерения, в него дополнительно введены пятый и шестой электронные ключи, второй и третий интеграторы, второй инвертирующий усилитель, второй компаратор, второй временной селектор, второй счетчик импульсов и одновибратор, причем вход шестого электронного ключа соединен с выходом первого интегратора, а выход второго узла выборки-хранения через второй инвертирующий усилитель соединен с входом пятого электронного ключа, выход которого объединен с выходом шестого электронного ключа и входом третьего интегратора, выход которого подключен к входу второго компаратора, выход которого соединен с пятым входом блока управления, вход первого компаратора через второй интегратор подключен к выходу третьего электронного ключа, вход которого соединен с выходом генератора счетных импульсов, а выход - с входом второго счетчика импульсов, управляющий вход пятого электронного ключа соединен с пятым выходом блока управления, первый выход блока управления соединен с одновибратором, выход которого подключен к управляющему входу второго узла выборки-хранения, седьмой выход блока управления соединен с управляющими входами шестого электронного ключа и второго временного селектора.