ИНТЕГРАЛЬНАЯ СХЕМА ЗАПИРАЕМОГО ТИРИСТОРА Российский патент 1995 года по МПК H01L29/74 

Изобретение относится к полупроводниковой микроэлектронике и может быть использовано в интегральной схемотехнике для создания структур запираемых тиристоров с малыми токами запирания и высоким быстродействием в широком диапазоне напряжений и температур.

Известно решение по [1] представляющее собой кремниевый управляемый вентиль-тиристор. Работа его основана на запирании тиристора с помощью накопленного заряда в конденсаторе. Накопление заряда в конденсаторе через сопротивление нагрузки приводит к значительному ухудшению частотных свойств (быстродействия).

Наиболее близким к заявляемому является решение [2] которое представляет собой запираемый тиристор типа КУ 204, обладающий свойством включения по аноду положительным сигналом по управляющему электроду и выключения по аноду отрицательным сигналом по этому управляющему электроду. Однако решение [2] имеет следующие недостатки: тиристор имеет высокое значение токов запирания и невысокое быстродействие.

Техническим результатом изобретения является достижение малых значений токов управления и запирания (порядка десятков микроампер) наряду с высоким быстродействием запираемого тиристора (частота коммутации порядка сотен килогерц).

Технический результат достигается тем, что первый коллектор двухколлекторного силового p-n-p-транзистора соединен с базой силового n-p-n-транзистора и с коллектором первого дополнительного транзистора, база которого соединена с первым коллектором второго дополнительного транзистора, а также с истоком и затвором полевого транзистора, сток которого соединен с эмиттером силового p-n-p-транзистора, второй коллектор которого соединен с базой второго дополнительного транзистора, которая соединена через резистор с эмиттером второго дополнительного транзистора, база которого также соединена с дополнительной входной клеммой и с коллектором третьего дополнительного транзистора, база которого соединена с еще одной дополнительной клеммой и соединена через резистор с его эмиттером, который соединен с эмиттером второго и первого дополнительных транзисторов и с эмиттером силового n-p-n-транзистора, коллектор которого соединен через резистор со вторым коллектором второго дополнительного транзистора.

На чертеже представлена заявляемая электрическая схема интегрального запираемого тиристора, где:
1 резистор;
2 резистор;
3 силовой двухколлекторный p-n-p-транзистор;
4 силовой n-p-n-транзистор;
5 первый дополнительный транзистор;
6 полевой транзистор;
7 второй дополнительный двухколлекторный n-p-n-транзистор;
8 резистор;
9 третий дополнительный транзистор;
10 резистор;
11 входная клемма;
12 дополнительная входная клемма;
13 дополнительная клемма;
14 входная клемма.

Заявляемый тиристор работает следующим образом. При подаче положительного напряжения на клемму 11 по отношению к клемме 14 (аналогично аноду и катоду запираемого тиристора) силовой двухколлекторный транзистор 3 и транзистор 4 остаются закрытыми, так как транзистор 5 открыт током базы, получаемым от генератора тока на полевом транзисторе 6, а транзисторы 7 и 9 остаются закрытыми.

При подаче тока управления от положительного источника тока через клемму 12 (аналогично управляющему электроду тиристора) открывается двухколлекторный транзистор 7, который первым коллектором шунтирует ток базы транзистора 5 и закрывает его, а вторым коллектором одновременно вызывает появление тока базы силового транзистора 3 через резистор 2 и появление тока базы силового транзистора 4 через первый коллектор силового транзистора 3. Вследствие наличия положительной обратной связи силовые транзисторы 3 и 4 открываются, что приводит к росту тока через них, ограниченного внешней нагрузкой.

Небольшая часть тока силового транзистора 3 из второго его коллектора, попадая в резистор 8 и в базу транзистора 7, удерживает его в открытом состоянии после прекращения подачи тока управления на клемму 12, вследствие этого силовые транзисторы 3 и 4 остаются в открытом состоянии после переключения.

При подаче тока запирания от положительного источника тока через клемму 13 ток проходит в базу транзистора 9 и открывает его, шунтируя ток базы транзистора 7, который закрывается, открывая транзистор 5. Открытый транзистор 5 шунтирует базу силового транзистора 4 и закрывает его, что приводит к отсутствию тока базы силового транзистора 3 и его закрытию. Таким образом, силовые транзисторы 3 и 4 переключаются из открытого состояния в закрытое, т. е. запираются и остаются в закрытом состоянии после прекращения подачи тока запирания на клемму 13. При этом транзисторы 7 и 9 будут закрыты, транзистор 5 будет открыт.

Ток запирания на клемму 13 можно подать при наличии тока управления на клемме 12, но тогда силовые транзисторы 3 и 4 будут закрыты на время подачи тока запирания.

Резисторы 1, 8, 10 выполняют функции шунтирования баз транзисторов 3, 7, 9 от влияния токов утечек, емкостных токов и тепловых токов. Резистор 2 ограничивает величину тока коллектора двухколлекторного транзистора 7. В качестве генератора тока может быть использован вместо n-канального полевого транзистора р-канальный полевой транзистор.

Технико-экономическая эффективность изобретения заключается в уменьшении веса и габаритов РЭА, где используется заявляемый объект, в увеличении надежности работы РЭА. Заявляемый тиристор обладает повышенным быстродействием готовности к работе за счет улучшения частотных свойств.

Использование: изобретение относится к микроэлектронике и может быть использовано в интегральной схемотехнике для создания структур запираемых тиристоров с малыми токами запирания и высоким быстродействием в широком диапазоне напряжений и температур. Сущность изобретения: интегральная схема запираемого тиристора включает два двухколлекторных транзистора 3 и 7, силовой транзистор 4, исполнительные транзисторы 5 и 9, полевой транзистор 6. Первый коллектор транзистора 3 соединен с базой транзистора 4 и с коллектором транзистора 5, база которого соединена с первым коллектором транзистора 7 и с истоком полевого транзистора 6, сток которого соединен с эмиттером транзистора 3, второй коллектор которого соединен с базой транзистора 7, а база через резистор 8 соединена с эмиттером транзистора 9, а база последнего через резистор 10 соединена со своим эмиттером, который, в свою очередь, соединен с эмиттерами транзисторов 5 и 7 и с эмиттером транзистора 4, коллектор которого соединен через резистор 2 со вторым коллектором транзистора 7. 1 ил.

ИНТЕГРАЛЬНАЯ СХЕМА ЗАПИРАЕМОГО ТИРИСТОРА, содержащая два силовых биполярных транзистора разного типа проводимости, резистор и две клеммы, причем база силового p-n-p-транзистора соединена с коллектором силового n-p-n-транзистора, эмиттер силового p-n-p-транзистора посредством резистора соединен с базой силового p-n-p-транзистора, первая клемма подключена к эмиттеру силового p-n-p-транзистора, а вторая клемма к эмиттеру силового n-p-n-транзистора, отличающаяся тем, что она дополнительно содержит три биполярных транзистора, один из которых выполнен двухколлекторным, полевой транзистор, три резистора и две клеммы, а силовой p-n-p-транзистор выполнен двухколлекторным, причем первый коллектор силового p-n-p-транзистора соединен с коллектором первого дополнительно введенного транзистора, база которого соединена с первым коллектором второго дополнительно введенного транзистора, а также с истоком и затвором полевого транзистора, сток которого соединен с эмиттером силового двухколлекторного p-n-p-транзистора, второй коллектор которого соединен с базой второго дополнительно введенного транзистора, которая соединена посредством первого дополнительно введенного резистора с эмиттером второго дополнительно введенного транзистора, база второго дополнительно введенного транзистора соединена с первой дополнительно введенной клеммой и коллектором третьего дополнительно введенного транзистора, база которого соединена с второй дополнительно введенной клеммой и посредством второго дополнительно введенного резистора- с эмиттером третьего дополнительно введенного транзистора, который соединен с эмиттерами второго и первого дополнительно введенных транзисторов и с эмиттером силового n-p-n-транзистора, коллектор которого посредством третьего дополнительно введенного резистора соединен с вторым коллектором второго дополнительно введенного транзистора.