ИЗМЕРИТЕЛЬ ДЕВИАЦИИ ЧАСТОТЫ СИГНАЛОВ С ГАРМОНИЧЕСКОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ Российский патент 1996 года по МПК G01R23/00 

Изобретение относится к радиотехнике и может быть использовано в радионавигации и технике связи при построении измерительных и контрольных устройств.

Известно устройство для измерения девиации частоты линейно частотно-модулированного колебания, содержащее генератор пилообразного напряжения, управляемый генератор, первый вход которого соединен с выходом генератора пилообразного напряжения, фазовый детектор, первый вход которого подключен к выходу эталонного генератора, блок индикации, последовательно соединенные ключ, фильтр нижних частот, усилитель постоянного тока и последовательно соединенные блок формирователя импульсов, блок нормирования, а также кварцевый генератор, выход усилителя постоянного тока соединен с вторым входом (управляемого генератора, второй вход фазового детектора соединен с выходом управляемого генератора, выход фазового детектора соединен с выходом управляемого генератора, выход фазового детектора соединен с входом ключа и с входом блока формирователя импульсов, выход кварцевого генератора соединен с вторым входом блока нормирования, третий вход блока нормирования, второй вход ключа, вход генератора пилообразного напряжения соединены с шиной импульса управления, выход блока нормирования соединен с входом блока индикации [1]
В данном устройстве производится подстройка генератора по частоте, что сопряжено с увеличением времени измерения девиации частоты.

Наиболее близким по технической сущности к предлагаемому устройству является автокорреляционный частотный дискриминатор с квадратурной обработкой, содержащий входной тракт, вход которого является входом устройства, а выход соединен с входом полосового фильтра, выход которого соединен с входом линии задержки, первым входом второго перемножителя и входом фазовращателя, выход которого соединен с первым входом первого перемножителя, выход линии задержки соединен с вторым входом второго перемножителя и вторым входом первого перемножителя, выход которого через первый интегратор соединен с первым входом устройства деления, выход второго перемножителя через второй интегратор соединен с вторым входом устройства деления, выход которого соединен с входом решающего устройства, выход которого является выходом устройства [2]
Известное устройство позволяет производить измерение девиации частоты сигналов с гармонической частотной модуляцией. Недостатком его является зависимость результата измерения от несущей частоты сигнала, что делает возможным измерение девиации частоты только в случае, когда несущая частота сигнала известна или когда указанный дискриминатор используется совместно с элементами автоподстройки частоты, что приводит к уменьшению быстродействия и увеличению сложности аппаратурной реализации.

Поэтому предпринята попытка разработки устройства, в котором измерение девиации частоты сигнала не зависит от его несущей частоты.

Цель изобретения заключается в обеспечении инвариантности к несущей частоте сигнала и увеличении коэффициента перекрытия при измерении девиации частоты.

Для этого в устройство, содержащее первый полосовой фильтp, линию задержки, фазовращатель, первый и второй перемножители, первый и второй интеграторы, устройство деления, входной тракт, вход которого является входом устройства, а выход соединен с входом первого полосового фильтра, выход которого соединен с входом линии задержки, первым входом второго перемножителя и входом фазовращателя, выход которого соединен с первым входом первого перемножителя, выход линии задержки соединен с вторым входом второго перемножителя и вторым входом первого перемножителя, выход которого соединен с входом первого интегратора, выход второго перемножителя соединен с входом второго интегратора, дополнительно введены устройство квадратурной обработки, второй и третий полосовые фильтры, первый и второй квадраторы, первый, второй и третий сумматоры, третий интегратор, устройство извлечения квадратного корня, инвертор и устройство индикации, причем выход первого перемножителя соединен с входом второго полосового фильтра, выход которого соединен с входом первого квадратора, выход которого соединен с первым входом первого сумматора, выход второго перемножителя соединен с входом третьего полосового фильтра, выход которого соединен с входом второго квадратора, выход которого соединен с вторым входом первого сумматора, выход которого соединен с входом третьего интегратора, выход которого соединен с входом устройства извлечения квадратного корня, выход которого соединен с вторым входом третьего сумматора и с входом инвертора, выход которого соединен с вторым входом второго сумматора, выход которого соединен с первым входом устройства деления, выход первого интегратора соединен с первым входом устройства квадратурной обработки, выход второго интегратора соединен с вторым входом устройства квадратурной обработки, выход которого соединен с первым входом второго сумматора и первым входом третьего сумматора, выход которого соединен с вторым входом устройства деления, выход которого соединен с устройством индикации.

На фиг. 1 представлена структурная схема устройства измерения девиации частоты.

Устройство содержит входной тракт 1, вход которого является входом устройства, а выход соединен с входом первого полосового фильтра 2, выход которого соединен с входом фазовращателя 3, выход которого соединен с первым входом первого перемножителя 4, выход которого соединен с входом первого интегратора 5, выход которого соединен с первым входом устройства квадратурной обработки 6, линию задержки 7, вход которой соединен с выходом первого полосового фильтра 2, а выход соединен с вторым входом первого перемножителя 4 и вторым входом второго перемножителя 8, первый вход которого соединен с выходом первого полосового фильтра 2, а выход с входом второго интегратора 9, выход которого соединен с вторым входом устройства квадратурной обработки 6, выход первого перемножителя 4 соединен с входом второго полосового фильтра 10, выход которого соединен с входом первого квадратора 11, выход которого соединен с первым входом первого сумматора 12, выход которого соединен с входом третьего интегратора 13, выход которого соединен с входом устройства извлечения квадратного корня 14, выход которого соединен с входом инвертора 15, выход которого соединен с вторым входом второго сумматора 16, первый вход которого соединен с выходом устройства квадратурной обработки 6, а выход с первым входом устройства деления 17, третий полосовой фильтр 18, вход которого соединен с выходом второго перемножителя 8, а выход с входом второго квадратора 19, выход которого соединен с вторым входом первого сумматора 12, третий сумматор 20, первый вход которого соединен с выходом устройства квадратурной обработки 6, второй вход соединен с выходом устройства извлечения квадратного корня 14, а выход с вторым входом устройства деления 17, устройство индикации 21, вход которого соединен с выходом устройства деления 17.

Возможность достижения цели изобретения подтверждается приведенным анализом работы устройства.

Частотно-модулированный сигнал a(t) может быть записан в виде (см. Гоноровский И.С. Радиотехнические цепи и сигналы. М. Сов.радио, 1977, с. 103)
a(t) A_ocos( ω_ot + msin Ω t), (1)
m (2) где А_о амплитуда сигнала;
ω_o несущая частота сигнала;
m индекс модуляции;
Ω частота модуляции;
ω_g девиация частоты.

Сигнал (1) поступает на вход входного тракта 1, являющегося входом устройства. Частота ω_o находится в пределах от ω_oмин до ω_омакс, ширина спектра сигнала не превышает Δ W_макс, а частота модуляции лежит в пределах от Ω_мин до Ω_oмакс.

Сигнал a(t) узкополосный, т.е. выполняется условие (см. там же, с 128).

≪ 1.

Под входным трактом 1 понимаются устройства, соединяющие антенные устройства с последующими блоками обработки сигнала. Первый полосовой фильтр 2 имеет равномерный коэффициент передачи в полосе пропускания от ω_омин Δ W_макс/2 до ω_омакс + Δ W_макс/2 и в данной полосе частот без искажения пропускает поступающие на его вход сигналы, поэтому вид сигнала на выходе первого полосового фильтра 2 полагаем совпадающим с (1).

Сигнал a_лз(t) на выходе линии задержки 7, осуществляющей задержку сигнала на время τ имеет вид
a_лз(t) a(t τ) A_ocos( ω_o (t-τ ) + + m sinΩ (t-τ )). (3)
Фазовращатель 3 осуществляет сдвиг фазы поступающего на его вход сигнала на 90^о и сигнал а_фв (t) на его выходе записывается следующим образом
a_фв(t) A_ocos( ω_ot + m sin Ω t 90^o)= A_ocos( ω_ot + m sin Ω t).

Сигнал a_n1(t) на выходе первого перемножителя 4 определяется произведением сигналов на выходах фазовращателя 3 и линии задержки 7, т.е. произведением выражений (4) и (3).

a_n1(t) A₀sin(ω₀t+msinΩt) × A₀cos(ω₀t-τ)+msinΩ(t-τ))
sin(msinΩt-msinΩ(t-τ)+ω₀τ)+ sin(2ω₀t-ω₀τ+msinΩt+msinΩ(t-τ)). (5)
Сигнал a_n2(t) на выходе второго перемножителя 8 определяется произведением сигналов на выходах первого полосового фильтра 2 и линии задержки 7, т. е. произведением выражений (1) и (3)
a_n2(t) A₀cos(ω₀t+msinΩt) × A₀cos(ω₀t-τ)+msinΩ(t-τ))
cos(msinΩt-msinΩ(t-τ)+ω₀τ)+ cos(2ω₀t-ω₀τ+msinΩt+msinΩ(t-τ)). (6)
Первый и второй интеграторы, соответственно блоки 5 и 9, осуществляют выделение постоянной составляющей. Второй и третий полосовые фильтры, соответственно блоки 10 и 18, каждый имеют равномерный коэффициент передачи в полосе пропускания от Ω_мин до Ω_макс Поэтому в силу узкополосности сигнала a(t) спектр слагаемых в выражениям (5) и (6) с несущей частотой 2 ω_o не попадает в полосы пропускания последующих блоков устройства и данные слагаемые исключаются из дальнейшего рассмотрения.

Низкочастотные составляющие в выражениях (5) и (6), обозначенные соответственно х_s(t) и x_c(t), на основе тригонометрического тождества
sinx-siny 2cos sin могут быть преобразованы к виду
s)
(7)
s)
(8) Обозначив
β 2msin что с учетом формулы (2) может быть записано так же, как
β
(9) можно переписать выражения (7) и (8) следующим образом:
x_s(t) sincost- +, (10)
x_c(t) coscost- +. (11) Последние формулы с использованием тригонометрических тождеств
sin(x+y) sinxcosy + cosxsiny,
cos(x+y) cosxcosy sinxsiny могут быть преобразованы к виду
x_s(t) sincost- cosω₀τ+ coscost- sinω₀τ, (12)
x_c(t) coscost- cosω₀τ- sincost- sinω₀τ. (13)
Для дальнейшего анализа прохождения сигнала через устройство потребуются формулы (см. Двайт Г.Б. Таблицы интегралов и другие математические формулы. М. Наука, 1969, с. 179).

cos(xsinΦ) J_o(x)+ J_2k(x)cos(2kΦ),
(14)
sin(xsinΦ) J_2k+1(x)sin(2k+1)Φ,
(15)
cos(xcosΦ) J_o(x)+ (-1)^kJ_2k(x)cos(2kΦ),
(16)
sin(xcosΦ) (-1)^kJ_2k+1(x)cos(2k+1)Φ,
(17) где J_k(x) бесселева функция первого рода k-го порядка от аргумента х.

С учетом формул (14)-(17) выражения (12) и (13) могут быть представлены в виде рядов
(18)
(19)
Первый, второй и третий интеграторы, соответственно блоки 5, 9 и 13, осуществляют над постоянной составляющей a_o поступающего на вход интегратора сигнала операцию
x_и= a_odt a_o, где х_u сигналы на выходе интегратора,
Т время интегрирования.

Сигнал на выходе интегратора равен постоянной составляющей сигнала, поступающего на его вход. Поступающие на вход интегратора переменные составляющие, которые имеют частоты, кратные частоте модуляции Ω, подавляются за счет выбора времени интегрирования из условия
T ≥ 3
Устройство осуществляет обработку входного сигнала в течение интервала наблюдения 0.Т.

Обозначим через х_u1 и x_u2 сигналы на выходах соответственно первого интегратора 5 и второго интегратора 9 в момент окончания интервала наблюдения. Выходной сигнал Z устройства квардатурной обработки 6 (УКО) формируется в соответствии с алгоритмом
Z
Так как сигналы х_u1 и х_u2 на выходах первого и второго интеграторов 5 и 9 равны соответственно постоянным составляющим из выражений (18) и (19)
x_и1= J₀(β)sinω₀τ
x_и2= J₀(β)cosω₀τ то сигнал на выходе УКО определяется выражением
Z J₀(β).

(20)
Второй и третий полосовые фильтры 10 и 18 пропускают сигналы (18) и (19) в частотном диапазоне от Ω_мин до Ω_макс поэтому сигнал a_пф2(t) на выходе второго полосового фильтра 10 и сигнал а_пф3(t) на выходе третьего полосового фильтра 18 записываются следующим образом:
(21)
(22)
где N₁ и N₂ количество составляющих соответственно с нечетными и четными номерами, попадающих в полосу пропускания второго и третьего полосовых фильтров. Общее число гармоник N на выходе каждого из данных полосовых фильтров равно
N N₁ + N₂ и может быть определено из выражения
N Int где Int[· обозначает оператор взятия целой части числа.

Первое и второе устройства возведения в квадрат 11 и 19, первый сумматор 12 и третий интегратор 13 осуществляют вычисление суммы средних мощностей процессов, поступающих на вход квадраторов 11 и 19. Сумма средних мощностей в соответствии с формулой Парсеваля может быть выражена как сумма квадратов амплитуд гармонических составляющих процессов (см. Гоноровский И.С. Радиотехнические цепи и сигналы. М. Сов.радио, 1977. с. 39, формула (2.41)). Таким образом, сигнал х_u3 на выходе третьего интегратора 13 в момент окончания интервала наблюдения определяется как сумма квадратов амплитуд гармоник из выражения (21) и (22)

J22k+1

(24)
Инвертор 15, второй и третий сумматоры 16 и 20 и устройство деления 17 осуществляют суммарно-разностную обработку сигналов Z и х_k, поступающих с выходов УКО и устройства извлечения квадратного корня 14, в соответствии с алгоритмом
V
(25) где V сигнал на выходе устройства деления 17.

После подстановки в выражение (25) выражений (20), (24) и (9) для Z, х_k и β сигнал V на выходе устройства деления 17 может быть представлен следующим образом:
V
Последнее выражение зависит как от девиации частоты ω_g, так и от частоты модуляции Ω, однако при выборе τ из условия
0,1Ω_макс τ 0,1 величина V, становится практически независимой от частоты модуляции Ω, так как в этом случае sin ≈ 1.

Выражение (26) как функция от ω_g представляет собой дискриминационную характеристику предлагаемого устройства, т.е. зависимость результата измерения от действительного значения девиации частоты ω_g
На фиг. 2 приведены дискриминационные характеристики для различных значений Ω τ, т.е. при различном числе N гармоник, попадающих в полосы пропускания второго и третьего полосовых фильтров 10 и 18. Как видно из графиков, дискриминационные характеристики для различных Ω τ отличаются несущественно. При переходе через значение аргумента 2, 41, что соответствует первому нулю бесселевой функции J_o(x), данная функция меняет знак, а функция| J_o(x) и дискриминационная характеристика имеют в этой точке излом. По этой причине максимальное значение девиации частоты, которое может быть однозначно измерено, не превышает 2,41/ τ.

Как следует из фиг. 2, дискриминационная характеристика носит линейный характер и может быть аппроксимирована прямой линией L(ω_g), проходящей через точки ω_gτ= 0, L(0) 1 и ω_gτ 2,41, L(2,41) -1. Аппроксимирующее выражение имеет вид
L( ω_g ) -0,83 τ ω_g + 1. (27) С учетом выражений (26) и (27) оценка ω_g девиации частоты определяется следующим образом
= Таким образом, оценка девиации частоты формируется в результате линейного преобразования сигнала, поступающего с выхода устройства деления. Данное преобразование может быть осуществлено за счет градуировки шкалы индикатора.

Таким образом, предлагаемое устройство обеспечивает инвариантность относительно несущей частоты сигнала и обеспечивает коэффициент перекрытия при измерении девиации в 1,53-4,22 раза больше, чем у базового объекта.

Реализация устройства не вызывает затруднений. Все его функциональные узлы являются типовым и могут быть выполнены на выпускаемой промышленностью элементной базе.

Входной тракт представляет собой устройство согласования и разветвления и может быть реализован на широкополосных трансформаторах (см. Проектирование радиопередающих устройств/Под ред. Шахгильдяна В.В. М. Связь, 1976, с. 70-83). Полосовые фильтры могут быть реализованы на микросхемах 235УР2, 235УР7 (см. Справочник по интегральным микросхемам/Под ред. Тарабрина Б.В.) М. Энергия, 1981, с. 453-456). Линия задержки может быть реализована на спиральных кабелях типа РС-400-7-11, РС-400-7-12 (см. Белоусов Н.И. и Гроднев И.И. Радиочастотные кабели. М. Энергия, 1973, с. 148-152).

Фазовращатель может быть реализован на фазовых контурах LC, RLC, RC (см. Авраменко В. Л. Галямичев Ю.П. Ланнэ А.А. Электричесие линии задержки и фазовращатели) Справочник. М. Связь, 1973, с. 99-110). Квадраторы могут быть реализованы на микросхемах 525ПС2 (см. Тимантеев В.Н. Величко Л.М. Ткаченко В. А.Аналоговые перемножители сигналов в радиоэлектронной аппаратуре. М. Радио и связь, 1982, с. 59, рис. 4.11). Устройство извлечения квадратного корня может быть реализовано на микросхеме 525ПС2 (см. там же, с. 63, рис. 4.17). Делитель может быть реализован на микросхеме 525ПС2 (см. там же, с. 56, рис. 4.5). Перемножители могут быть реализованы на интегральных микросхемах К525ПС1, К525ПС2 (см. Гутников В.С. Интегральная электроника в измерительных устройствах. Л. Энергоатомиздат, 1988, с. 128-132, рис. 4.7, 4.8). Интеграторы могут быть реализованы на операционных усилителях типа К153УД1А (см. Проектирование радиолокационных приемных устройств/Учебное пособое для ВУЗов / Под ред. Соколова М.А. М. Высшая школа, 1984, с. 222-224, рис. 8.9). Сумматоры также могут быть реализованы на операционных усилителях типа К153УД1А (см. там же, с. 217-222, рис. 8.5, 8.7). Инвертор может быть реализован на инвертирующем усилителе (см. Коломбет Е.А. Юркович К. Зодл Я. Применение аналоговых микросхем. М. Братиславая: Радио и связь, Альфа, с. 51-52, 278-279, рис. 2.10, табл. П2-3). Пороговое устройство может быть реализовано на компараторе К521СА1 (см. там же, с. 80-90, рис. 3.9). Устройство квадратурной обработки, реализующее функцию f(x,y) может быть выполнено на основе квадраторов сумматора и схемы извлечения квадратного корня. Реализация этих устройств описана выше.

В качестве индикатора может быть использован стрелочный вольтметр с нулем в середине шкалы, например, на основе микроамперметра электродинамического типа М906 или М900 (см. Справочник по электроизмерительным приборам. /Под. ред. К.К.Илюнина. Л. Энергия, 1977, с. 290-291).

Использование: в радиотехнике, в частности в радионавигации и технике связи при построении измерительных и контрольных устройств. Сущность изобретения: устройство содержит входной тракт 1, три полосовых фильтра 2, 10, 18, фазовращатель 3, два перемножителя 4, 8, три интегратора 5, 9, 13, линию задержки 7, устройство квадратурной обработки 6, два квадратора 11, 19, три сумматора 12, 16, 20, устройство извлечения корня 14, инвертор 15, устройство деления 17, индикатор 21. 2 ил.

ИЗМЕРИТЕЛЬ ДЕВИАЦИИ ЧАСТОТЫ СИГНАЛОВ С ГАРМОНИЧЕСКОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ, содержащий первый полосовой фильтр, линию задержки, фазовращатель, первый и второй перемножители, первый и второй интеграторы, устройство деления, входной тракт, вход которого является входом измерителя, а выход соединен с входом первого полосового фильтра, выход которого соединен с входом линии задержки, первым входом второго перемножителя и входом фазовращателя, выход которого соединен с первым входом первого перемножителя, выход линии задержки соединен с вторым входом второго перемножителя и вторым входом первого перемножителя, выход которого соединен с входом первого интегратора, выход второго перемножителя соединен с входом второго интегратора, отличающийся тем, что дополнительно введены устройство квадратурной обработки, второй и третий полосовые фильтры, первый и второй квадраторы, первый, второй и третий сумматоры, третий интегратор, устройство извлечения квадратного корня, инвертор и устройство индикации, причем выход первого перемножителя соединен с входом второго полосового фильтра, выход которого соединен с входом первого квадратора, выход которого соединен с первым входом первого сумматора, выход второго перемножителя соединен с входом третьего полосового фильтра, выход которого соединен с входом второго квадратора, выход которого соединен с вторым входом первого сумматора, выход которого соединен с входом третьего интегратора, выход которого соединен с входом устройства извлечения квадратного корня, выход которого соединен с вторым входом третьего сумматора и входом инвертора, выход которого соединен с вторым входом второго сумматора, выход которого соединен с первым входом устройства деления, выход первого интегратора соединен с первым входом устройства квадратурной обработки. выход второго интегратора соединен с вторым входом устройства квадратурной обработки, выход которого соединен с первым входом второго сумматора и первым входом третьего сумматора, выход которого соединен с вторым входом устройства деления, выход которого соединен с устройством индикации.