СПОСОБ ИЗГОТОВЛЕНИЯ ПАССИВНЫХ ИНТЕГРАЛЬНЫХ СХЕМ СВЧ ИЗ ВЫСОКОТЕМПЕРАТУРНЫХ СВЕРХПРОВОДНИКОВ Российский патент 1997 года по МПК H01L27/18 

Изобретение относится к электронной технике СВЧ, а именно к способам изготовления интегральных схем СВЧ.

Известен способ изготовления интегральных схем СВЧ [1] включающий в себя следующие основные операции:
1. Нанесение на поверхность диэлектрической подложки металлического слоя методом вакуумного испарения;
2. Нанесение слоя фоторезиста;
3. Экспонирование и проявление фоторезиста через фотошаблон с заданной топологией интегральной схемы;
4. Травление металлического слоя на участках, не защищенных проявленным фоторезистом.

Таким способом изготавливают интегральные микросхемы СВЧ, работающие при нормальных температурах. В качестве диэлектрика подложки применяется сапфир, поликор, кварц и т.п. Технология изготовления подложек из этих материалов хорошо отработана, они сравнительно дешевы и имеют высокую степень повторяемости. Тангенс угла потерь в них составляет около 10^-4. Металлический слой, как правило, изготавливается трехслойным из хрома, меди и золота. Омические потери в нем при нормальной температуре составляет 8 х 10^-3 Ом на частоте 1 ГГц и увеличиваются с ростом частоты.

Для снижения омических потерь в гибридно-интегральных схемах СВЧ в последние годы ведутся работы по использованию высокотемпературных сверхпроводников (ВТСП).

Известен способ изготовления интегральных схем СВЧ на диэлектрической подложке с использованием в качестве проводящих полосок высокотемпературных сверхпроводников, взятый нами за прототип. Он включает в себя следующие основные операции [2]
1. Изготовление диэлектрической подложки методом скола из бруска диэлектрика (например МgO);
2. Осаждение лазерным распылением монокристаллической ВТСП-пленки (Y₁Ba Cu₃ O_7-x) на поверхность подложки;
3. Фотолитография по ВТСП-пленке;
4. Ионно-лучевое травление этой пленки до подложки через маску фоторезиста;
5. Снятие фоторезиста в плазме кислорода;
6. Напыление металлических контактов.

Основным недостатком этого способа изготовления интегральных схем из ВТСП является ограниченность круга материалов для диэлектрической подложки, на которой может быть выполнена высококачественная пленка ВТСП, с критической температурой выше температуры кипения жидкого азота (T ≈ 77 К). В настоящее время используются следующие материалы: МgO, ZrO₂, SrTiO₃, LaAlO₃ и другие. Не все их перечисленных материалов пригодны для создания на них пленки ВТСП. Например, титанат стронция обладает большим тангенсом угла потерь и большим ε, что не позволяет использовать этот материал для изготовления высокодобротных элементов интегральных схем СВЧ. На других материалах, используемых в СВЧ электронике, таких как сапфир, арсенид галлия, кремний, получить пленки ВТСП с требуемым свойствами не удается.

Другой недостаток прототипа связан с тем, что для изготовления пассивных элементов интегральных схем СВЧ необходимо использовать ВТСП-пленки с низким значением поверхностного сопротивления, например на порядок меньшим, чем у охлажденной до 77 К меди. Для получения такого поверхностного сопротивления необходимо, чтобы толщина ВТСП-пленки в 3-4 раза превышала глубину проникновения магнитного поля в ВТСП-материал, т.е. превышала 0,8-1 мкм. Получение таких толстых ВТСП-пленок представляет собой сложную технологическую проблему. Например, при технологии лазерного напыления ВТСП-пленок требуется применение специального дорогостоящего эксимерного лазера. Процесс лазерного напыления медленный, поэтому пленка толщиной 0,8-1 мкм напыляется в течение 2-4 ч. В то же время с ростом толщины качество ВТСП-пленки ухудшается.

Таким образом, изготовление пленок ВТСП с низкими значениями поверхностного сопротивления на СВЧ представляет собой сложную и дорогостоящую технологическую проблему, которая сопряжена с дорогостоящей разработкой специальных материалов для подложек, сложным и длительным процессом формирования пленок ВТСП и элементов интегральных схем СВЧ.

Техническим результатом изобретения является снижение потерь в интегральных схемах, упрощение процесса их изготовления, а также расширение применимости.

Поставленная цель достигается тем, что в известном способе изготовления интегральной схемы СВЧ, включающем изготовление на подложке проводящих полосок заданной топологии из высокотемпературного сверхпроводника, проводящие полоски изготавливают отдельно из монокристаллической пластины ВТСП толщиной 20-80 мкм ультразвуковой резкой, которые затем располагают на подложке в соответствии с выбранной топологией интегральной схемы и закрепляют диэлектрической пластиной.

Изготовление проводящих полосок вне схемы из отдельно изготовленных пластин дает возможность:
изготавливать проводящие полоски интегральных схем СВЧ из ВТСП-материалов с толщиной, намного превышающей глубину проникновения электромагнитного поля в ВТСП-материал, что позволяет существенно снизить омические потери в этих полосках и следовательно повысить основные СВЧ характеристики интегральных схем;
создавать интегральные схемы СВЧ с проводящими полосками из ВТСП на различных материалах подложки как на диэлектрических (сапфир, поликор, фторопласт, окись кремния, стекло-текстолит и др.), так и на полупроводниковых (кремний, арсенид галлия и др.), что расширяет применимость способа.

Толщина пластины, из которой изготавливают монокристаллические проводящие полоски, менее 20 мкм нежелательна, так как заметно возрастают потери в них, а более 80 мкм не имеет смысла, так как уже не дает дополнительных преимуществ с точки зрения потерь.

П р и м е р. В качестве примера рассмотрим способ изготовления интегральной схемы в виде меандра на подложке из поликора толщиной 0,5 мм в трехсантиметровом диапазоне длин волн.

Из раствора Bi системы выращивают пластины монокристалла структуры 2212 толщиной 300-1500 мкм, состоящие из двумерных слоев.

Путем воздействия ультразвуковых колебаний частотой 10-30 кГц, возбуждаемых режущим инструментом в жидкости, толстую пластину монокристалла разделяют на пластины толщиной 20-80 мкм с гладкой поверхностью, пригодные для изготовления элементов схемы.

Полученные пластины ультразвуковым методом разрезают на полоски требуемой ширины W 0,5 мм и длины l₁ 4 мм и l₂ 2 мм.

Пластины укладывают на полированную поверхность диэлектрической подложки из поликора размером 12 х 9 см, чередуя длинные и короткие пластины в соответствии с топологией интегральной схемы, выполненной в виде меандра.

Предварительно на первую и последнюю пластины наносится слой металлизации для крепления выводов схемы.

Поверх собранной таким образом схемы укладывают пластину из поликора толщиной 0,25 мм и закрепляют с подложкой микровинтами.

Существенным преимуществом предлагаемого способа изготовления интегральной схемы перед прототипом является то, что предлагаемый способ: а) дает возможность изготавливать проводящие полоски из ВТСП-материалов с толщиной, превышающей глубину проникновения электромагнитного поля в ВТСП-материал, что позволяет существенно снизить омические потери в этих полосках и повысить основные СВЧ характеристики интегральных схем; б) создавать интегральные схемы СВЧ с проводящими полосками из ВТСП на различных материалах подложки как на диэлектрических, так и на полупроводниковых, что упрощает процесс изготовления схем, а также расширяет область их применения.

Использование: в электронной технике. Сущность изобретения: в способе изготовления пассивных интегральных схем СВЧ из высокотемпературных сверхпроводников проводящие полоски изготавливают отдельно из монокристаллических пластин высокотемпературного сверхпроводника толщиной 20-80 мкм ультразвуковой резкой. Затем полоски располагают на подложке в соответствии с заданной топологией интегральной схемы и закрепляют диэлектрической пластиной.

Способ изготовления пассивных интегральных схем СВЧ из высокотемпературных сверхпроводников, включающий изготовление на подложке проводящих полосок заданной топологии из высокотемпературного сверхпроводника, отличающийся тем, что проводящие полоски изготавливают предварительно из монокристаллической пластины высокотемпературного сверхпроводника толщиной 20 80 мкм ультразвуковой резкой, затем располагают на подложке в соответствии с заданной топологией интегральной схемы и закрепляют диэлектрической пластиной.