ТРИГОНОМЕТРИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 1997 года по МПК G06G7/22 

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных системах, а также в различных автоматизированных устройствах, где требуется определение значений arctg (x/y) с высоким быстродействием, низкой погрешностью и простотой реализации в большом динамическом диапазоне.

Известно устройство для определения аргумента вектора [1] содержащее логарифмические функциональные генераторы, блоки суммирования и вычитания напряжений, блок памяти, блок нелинейной коррекции, коммутаторы и блок калибровки. Его работа основана на аппроксимации функции аргумента логарифмическими функциями ортогональных составляющих.

Устройство довольно сложно в реализации, имеет низкое быстродействие.

Известно другое устройство [2] цифроаналогового тангенсного преобразователя, содержащего два резистора с цифроуправляемой проводимостью, резистор с цифроуправляемым сопротивлением и операционный усилитель.

Устройство имеет малую методическую погрешность, так как для аппроксимации взято математическое выражение
arctg x (A1x + A3x³)/(b₀ + x²),
где коэффициенты должны устанавливаться с очень высокой точностью, менее 0,02%
Устройство требует применения сложных цифровых устройств, что в сочетании с аналоговыми сигналами нерационально.

Известны тригонометрические функциональные преобразователи время-импульсного действия, основанные на формировании временных интервалов с использованием гармонического опорного сигнала, к примеру, аналогичных устройству [3] в котором для получения выходного сигнала, пропорционального значению arctg (z/x), используют два балансных модулятора, сумматор и компаратор.

Устройство довольно простое в исполнении, однако обладает невысоким быстродействием.

Наиболее близким по общим техническим признакам является устройство для тригонометрического преобразования [4] содержащее сумматоры и блоки деления на логарифмических усилителях, подключенные к блоку вычитания, выход которого связан с антилогарифмическим блоком. Оно решает в неясном виде следующее соотношение:

Устройство довольно простое в исполнении, имеет высокое быстродействие, однако такой вид аппроксимации дает большую погрешность в 0,7^o.

Аналогично можно реализовать более сложную математическую зависимость, аналогичную [2] с помощью множительно-делительных устройств и блоков суммирования. В этом случае устройство будет обладать высоким быстродействием, малой методической погрешностью, однако иметь ограниченный динамический диапазон и довольно большую инструментальную погрешность, так как погрешности нескольких нелинейных устройств будут определять суммарную погрешность.

Цель изобретения расширение динамического диапазона, снижение инструментальной погрешности при сохранении высокого быстродействия.

Сущность изобретения состоит в том, что когда x ≅ y, то аппроксимацию осуществляют в диапазоне от 0 до π/4 для arctg (x/y), а для получения значений arctg (x/y) в диапазоне углов от p/4 до π/2/2, когда y ≅ x, используют соотношение arctg(x/y) = π/2-arctg(y/x)/2, и аппроксимацию проводят для значений arctg (y/x).

Такой способ определений значений arctg (x/y) позволяет существенно упростить аппроксимирующую функцию при высокой точности аппроксимации и записать эту функцию в виде
arctg (x/y) K • f(K) для K x/y при x ≅ y
и
arctg(x/y) = π/2-arctg(y/x)/2 для K y/x при y ≅ x, (1)
где f(K) A aK для f(K) < 1;
f(K) 1 для f(K) ≥ 1;
A, a коэффициенты, выбранные из условия минимизации погрешности аппроксимации.

Цель в устройстве, содержащем блок деления и два сумматора, достигается тем, что оно дополнительно содержит амплитудный селектор и источник опорного напряжения, а один из сумматоров выполнен управляемым, причем первый и второй входы устройства подключены к соответствующим входам амплитудного селектора, первый и второй выходы которого подключены к первому и второму входу блока деления соответственно, выход которого соединен с первыми входами сумматора и управляемого сумматора, вторые входы которых подключены к источнику опорного напряжения, третий и четвертый (управляющие) входы управляемого сумматора соединены соответственно с третьим выходом амплитудного селектора и выходом сумматора, а выход управляемого сумматора соединен с выходом устройства; амплитудный селектор содержит блок выделения максимума и минимума и блок сравнения, причем первый и второй входы амплитудного селектора подключены соответственно к попарно соединенным первым и вторым входам блоков выделения максимума и минимума и блока сравнения, два выхода блока выделения максимума и минимума и выход блока сравнения подключены к первому, второму и третьему выходам амплитудного селектора соответственно; управляемый сумматор содержит ключ и управляемый блок вычитания, причем первый вход управляемого сумматора подключен к первому входу управляемого блока вычитания, а второй вход управляемого сумматора через ключ подключен к второму входу управляемого блока вычитания, выход которого соединен с выходом управляемого сумматора, третий и четвертый (управляющие) входы последнего подключены соответственно к управляющим входам ключа и управляемого блока вычитания.

На фиг. 1 представлена структурная схема тригонометрического преобразователя. В его состав входят:
амплитудный селектор 1;
блок деления 2;
сумматор 3;
управляемый сумматор 4;
источник опорного напряжения.

Блоки в тригонометрическом преобразователе соединены следующим образом. Первый и второй входы амплитудного селектора 1 подключены к первому и второму входам блока деления 2 соответственно. Выход последнего подключен к первому входу сумматора 3 и к первому входу управляемого сумматора 4, к вторым входам которых подключены источник U_оп опорного напряжения. Третий и четвертый (управляющие) входы управляемого сумматора 4 подключены к третьему выходу амплитудного селектора 1 и выходу сумматора 3 соответственно. Выход управляемого сумматора 4 является выходом тригонометрического преобразователя.

Структурная схема амплитудного селектора 1 приведена на фиг. 2. В его состав входит блок 5 выделения максимума и минимума и блок сравнения 6. Блоки в амплитудном селекторе 1 соединены следующим образом. Первые и вторые входы блока 5 выделения максимума и минимума и блока сравнения 6 попарно соединены между собой и подключены к первому и второму входам амплитудного селектора 1 соответственно. Первый и второй выходы блока 5 выделения максимума и минимума подключены к первому и второму выходам амплитудного селектора 1 соответственно. Выход блока сравнения 6 подключен к третьему выходу амплитудного селектора 1.

Структурная схема управляемого сумматора 4 представлена на фиг. 3. В его состав входят управляемый блок 7 вычитания и ключ 8, которые соединены следующим образом. Первый вход управляемого блока 7 вычитания подключен к первому входу управляемого сумматора 4, второй вход которого подключен к выходу ключа 8, первый вход которого подключен к второму входу управляемого сумматора 4. Третий и четвертый входы последнего подключены к второму (управляющему) входу ключа 8 и третьему (управляющему) входу управляемого блока 7 вычитания соответственно. Выход управляемого блока 7 вычитания соединен с выходом управляемого сумматора 4.

Тригонометрический преобразователь работает следующим образом.

Входные напряжения U_x и U_y, соответствующие величинам X и Y, поступают на первый и второй входы амплитудного селектора 1, и соответственно блока 5 выделения максимума и минимума и блока сравнения 6. Так как рассматривается главное значение угла для первого квадранта, то входные сигналы имеют одинаковые знаки. Блок 5 выделения максимума и минимума выделяет, к примеру, на первом своем выходе максимальное из двух напряжение U_1-1, а на втором минимальное напряжение U_1-2, которое поступает, к примеру, на второй вход блока деления 2, являющийся входом сигнала-делимого. Максимальное напряжение U_1-1 поступает на первый вход блока деления 2, являющийся входом сигнала делителя.

Таким образом на выходе блока деления 2 получают напряжение U₂, пропорциональное отношению (U_1-2/(U_1-1)=K ≅ 1. То есть использование амплитудного селектора обеспечивает работу блока деления 2 в диапазоне значений K, лежащих в интервале 0 ≅ K ≅ 1. При этом напряжение U₂ будет линейно изменяться при изменениях значений K. Следовательно, можно записать:
U₂=U₀K, (2)
где k=X/Y=U_x/U_y при U_x ≅ U_y и K=U_y/U_x при U_y ≅ U_x.

Напряжение U₂ поступает на первые входы управляемого сумматора 4, и соответственно управляемого блока 7 вычитания, а также сумматора 3. На второй вход последнего поступает напряжение U_оп от источника опорного напряжения.

На выходе сумматора 3 получают напряжение U₃, которое зависит от напряжения U₂. Напряжение U₃ с выхода сумматора 3 управляет коэффициентом передачи по первому входу управляемого сумматора 4. Это напряжение U₃ определяется следующей зависимостью:
U₃=U_c-c • U₂ для всех напряжений U₂, когда U₃ < U_3max
и
U₃=U_3max для всех остальных значений U₂,
где U_c=A • U_3max и c=a • U_3max/U_оп, коэффициенты A,а из (1);
U_3max напряжение, при котором коэффициент передачи по первому входу управляемого сумматора 4 равняется единице. В данном случае для простоты примем U_3max=U_оп.

Условие U₃ ≅ U_3max можно выполнить разными способами, к примеру с помощью выходного каскада с ограничением в блоке деления 2 или в сумматоре 3, поэтому каскад ограничения на структурной схеме не показан и не выделен отдельным блоком.

Таким образом, можно представить U₃ так:
U₃=U_3max • A (a • U_3max/U₀)U₂. (3)
Учитывая из (2), что K=U₂/U₀, можно записать:
U₃=U_3max(A-aK). (4)
Это напряжение U₃ поступает на четвертый вход управляемого сумматора 4, а на его третий (управляющий) вход с третьего выхода амплитудного селектора 1 поступает логический сигнал U_1-3, управляющий работой ключа 8, который подключает к второму входу управляемого блока 7 вычитания либо напряжение, равное нулю, либо напряжение U_оп.

Блок сравнения 6 может быть построен различными путями при сравнении одного из входных сигналов с другим входным или любым из выходных сигналов блока 5 выделения максимума и минимума (поэтому он входит в состав амплитудного селектора, а не выделен в отдельный блок).

При U_x < U_y на третьем выходе амплитудного селектора 1 устанавливается, к примеру, логический "0", который подключает к второму входу блока 7 вычитания напряжение, равное нулю. В этом случае на первый и второй входы блока 7 вычитания поступают напряжения U=U₂ и U=U₀ соответственно.

Коэффициент передачи по первому входу блока 7 вычитания управляется при помощи напряжения U₃, поступающего с выхода сумматора 3. Это напряжение имеет величину в соответствии с выражениями (3), (4), поэтому выходное напряжение можно записать следующим образом:
U_вых=U₂ • f(K), (5)
где U₂=U₀ • K и f(K)=A-aK.

Когда U_y ≅ U_x, то ко второму входу управляемого блока 7 вычитания подключается напряжение от источника опорного напряжения, причем это напряжение выбирается вдвое больше напряжения U₀, и на выходе управляемого сумматора 4 получают:
U_вых=U_оп-U₂ • f(K)= 2U₀-U₂ • f(K).

Следовательно, получили выражение в соответствии с (1)
U_вых=arctg(X/Y)=K • U₀ • f(K) для K=x/y при x ≅ y
и
для k=y/x при y ≅ x, (1)
где f(K)=A-aK для f(K) < 1,
f(K)=1 для f(K) ≥ 1,
A, a коэффициенты, выбираемые из условия минимизации погрешности аппроксимации.

Погрешность аппроксимации q можно получить из следующего выражения: q= 1-[K(A-aK)/arctgK для K ≅ 1.

К примеру, при A=1,075 и a=0,29 погрешность q в зависимости от 0 ≅ K ≅ 1 будет изменяться от 0 до 0,3^o, следовательно, методическая погрешность будет равняться q/2, т.е. ± 0,15^o.

Таким образом, с помощью простых математических зависимостей удается обеспечить малую величину методической погрешности. А простота реализации обеспечивает малую величину инструментальной погрешности. Например, инструментальная погрешность при реализации функций, аналогичной [2] будет складываться из погрешностей восьми коэффициентов передачи, а в предлагаемом устройстве всего четыре. Инструментальная погрешность предлагаемого устройства не будет превышать методическую погрешность при условии, что суммарная погрешность в устройстве будет иметь величину не более 0,3% что для данной реализации не представляет труда.

Еще одним преимуществом предлагаемого устройства является возможность работы в большом динамическом диапазоне, что достигается применением устройств с коэффициентом передачи не более единицы. При реализации более сложных функций сохранить коэффициент передачи не более единицы затруднительно.

Устройство реализуется с помощью обычных звеньев, известных в литературе:
блок деления 2 [5а]
сумматор 3 и блок 7 вычитания [5б]
каскад с ограничением стабилитрон в цепи обратной связи операционного усилителя блока деления или сумматора можно [5в]
управление по первому входу управляемого блока 7 вычитания осуществляется либо с помощью изменения сопротивления резистора по этому входу с помощью напряжения, либо с использованием управляемого делителя напряжения как в [5г]
блок 5 выделения максимума и минимума [5д]
блок сравнения 6 [5е]
ключ 8 можно серии 590КН.

Используемые источники информации.

1. Патент США N 3792246, кл. 235-186, 1974.

2. Авт. свид. СССР N 1300504, кл. G 06 G 7/22, 1987.

3. Авт. свид. СССР N 624363, кл. G 06 G 7/22, 1978.

4. Справочник по нелинейным схемам./Под ред. Д.Шейнголда. М. Мир, 1977, с. 176 (прототип).

5. А. Г. Алексенко и др. Применение прецизионных аналоговых ИС. М. Сов. радио, 1980: а) с. 100-101; б) с. 77; в) c. 195-196; г) с. 63; д) с. 177; е) с. 168.

Изобретение относится к области вычислительной техники и может быть использовано в измерительно-информационных системах. Цель изобретения - расширение динамического диапазона. Поставленная цель достигается за счет осуществления аппроксимации после анализа значения угла. Устройство содержит амплитудный селектор, блок деления, сумматор и управляемый сумматор. 2 з.п. ф-лы, 3 ил.

1. Тригонометрический преобразователь, содержащий блок деления и два сумматора, отличающийся тем, что в него введены амплитудный селектор и источник опорного напряжения, один из сумматоров выполнен управляемым, причем первым и вторым входами преобразователя являются одноименные входы амплитудного селектора, первый и второй выходы которого подключены к одноименным входам блока деления, выход которого соединен с первыми входами сумматора и управляемого сумматора, вторые входы которых подключены к источнику опорного напряжения, третий выход амплитудного селектора и выход сумматора соединены с управляющими входами управляемого сумматора, выход которого является выходом преобразователя. 2. Устройство по п.1, отличающееся тем, что амплитудный селектор содержит блок сравнения и блок выделения максимума и минимума, первый и второй входы которого соединены с одноименными входами амплитудного селектора и блока сравнения, первый и второй выходы блока выделения максимума и минимума и выход блока сравнения соединены соответственно с первым, вторым и третьим выходами амплитудного селектора. 3. Устройство по п.1, отличающееся тем, что управляемый сумматор содержит управляемый блок вычитания и ключ, вход которого и первый вход управляемого блока вычитания соединены соответственно с вторым и первым входами управляемого сумматора, выход ключа подключен к второму входу управляемого блока вычитания, управляющие входы ключа и управляемого блока вычитания являются управляющими входами управляемого сумматора.