УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМПЛИТУДНЫХ И ФАЗОВЫХ ХАРАКТЕРИСТИК ГАРМОНИЧЕСКИХ СИГНАЛОВ Российский патент 1997 года по МПК G01R25/00 G01R19/10 

Изобретение относится к области измерительной техники, в частности, к устройствам для измерения отношения K значений амплитуд и величины сдвига фаз F₀ двух гармонических сигналов, и может быть использовано при корреляционном анализе, преимущественно сигналов звукового и инфразвукового частотных диапазонов.

Известно устройство определения сдвига фаз [1] содержащее перемножитель этих исследуемых сигналов и блок для выделения постоянной составляющей из полученного сигнала. Величина напряжения этой постоянной составляющей пропорциональна абсолютному значению фазового сдвига.

Устройство характеризуется незначительной точностью определения фазовых сдвигов, особенно в инфранизкочастотной области из-за необходимости выделять постоянную составляющую с высокой точностью, устройство не позволяет определять амплитудные характеристики.

Наиболее близким техническим решением к заявляемому по большему количеству сходных технических признаков является устройство для измерения фазового сдвига двух синусоидальных сигналов [2] содержащее устройство выборки-хранения, информационный вход которого соединен с одним из входов устройства, блок деления, тригонометрический преобразователь, формирователь управляющих импульсов, пиковый детектор, блок определения знака разности фаз двух синусоидальных сигналов, блок определения соотношения фаз, два переключателя, блок сравнения, блок преобразования в виде управляемого усилителя и управляемого сумматора с соответствующими связями.

Устройство обладает преимуществом по сравнению с многими другими устройствами по точности измерения сдвигов фаз исследуемых сигналов, однако не позволяет измерять отношение значений их амплитуд.

Целью изобретения является расширение функциональной возможности.

Цель в устройстве для измерения амплитудных и фазовых характеристик гармонических сигналов, содержащем первую и вторую входные шины устройства, первую выходную шину устройства, первый блок деления, первый блок выборки-хранения, формирователь управляющих импульсов, сумматор, тригонометрический преобразователь, первый и второй переключатели, блок сравнения, причем вторая входная шина устройства подключена к входу формирователя управляющих импульсов, первый выход которого подключен к управляющему входу первого блока выборки-хранения, выход первого блока деления подключен к входу тригонометрического преобразователя, первый и второй выходы которого подключены соответственно к первому и второму информационным входам второго переключателя, выход которого подключен к информационному входу блока сравнения, выход которого подключен к управляющим входам первого и второго переключателей, достигается тем, что в него введены вторая выходная шина, второй блок выборки-хранения, второй блок деления и блок для извлечения квадратного корня из суммы квадратов двух величин, причем первая входная шина устройства подключена к первому входу второго блока деления, второй вход которого подключен к второй входной шине устройства, второй выход формирователя управляющих импульсов подключен к управляющему входу второго блока выборки-хранения, информационный вход которого подключен к входу второго блока деления и информационному входу первого блока выборки-хранения, выход которого подключен к первым входам сумматора и блока для извлечения квадратного корня из суммы квадратов двух величин, второй вход которого подключен к второму входу сумматора и выходу второго блока выборки-хранения, первый выход сумматора подключен к первому информационному входу первого переключателя, второй информационный вход которого подключен к второму выходу сумматора, выход первого переключателя подключен к первому входу первого блока деления, второй вход которого подключен к выходу блока для извлечения квадратного корня из суммы квадратов двух величин и к первой выходной шине устройства, вторая выходная шина которого подключена к выходу второго переключателя;
формирователь управляющих импульсов содержит первый и второй умножители частоты, элемент И-НЕ и элемент Исключающее ИЛИ, причем вход формирователя управляющих импульсов подключен к входу первого умножителя частоты, выход которого подключен к входу второго умножителя частоты и первым входам элемента И-НЕ и элемента Исключающее ИЛИ, выход второго умножителя частоты подключен к вторым входам элемента И-НЕ и элемента Исключающее ИЛИ, выходы элемента И-НЕ и элемента Исключающее ИЛИ подключены к первому и второму выходам формирователя управляющих импульсов соответственно;
сумматор содержит первый и второй блоки выделения модуля, блок вычитания и суммирования, причем первый и второй входы сумматора подключены к входу первого и второго блоков выделения модуля, соответственно, выход первого блока выделения модуля подключен к первым входам блоков вычитания и суммирования, выход второго блока выделения модуля подключен к вторым входам блоков вычитания и суммирования, выход блока вычитания и блока суммирования подключены к первому и второму выходам сумматора, соответственно.

Измерение фазовых характеристик производят между двумя гармоническими сигналами X(t), Y(t), которые можно представить в следующем виде, фиг.1:

где
X(t) сигнал-делимое;
Y(t) сигнал-делитель;
A1 и A2 амплитуды исследуемых сигналов;
ω круговая частота колебаний;
F1 и F2 начальные фазы сигналов.

Запишем отношение этих сигналов через функцию f(t):
f(t) = A1sin(ωt+F1)/A2sin(ωt+F2) (2)
Преобразовав это выражение и обозначив K=A1/A2, запишем сигнал-частотное f(t)=X(t)/Y(t) в виде:

После упрощения получим:
f(t) = K(tgωtcosF1+sinF1)/(tgωtcosF2+sinF2) (4)
Для определения разности фаз F₀ между сигналами X(t) и Y(t) примем значение начального фазового сдвига F2=0 при F1>F2, тогда выражение (4) перепишем в виде
f(t) = K[cosFo+(sinFo/tgωt)] (5)
Разделив числитель и знаменатель в (5) на K, получим:
f(t)/K = cosFo+(sinFo/tgωt) (6)
Рассмотрим выражение (6) в момент времени t1, когда значение ωt1 = π/4 соответствующий моменту времени, равному четверти полупериода сигнала-делителя или 1/8 периода T колебаний. В этом случае знаменатель второго слагаемого обращается в единицу, так как tgπ/4=1, следовательно:
f(t1)/K=cos F₀+sinF₀ (7)
Рассмотрим выражение (6) в момент времени t2, когда значение ωt2 = 3π/4, соответствующий моменту времени, равному три четверти полупериода сигнала-делителя или 3/8 периода колебаний. В этом случае знаменатель второго слагаемого обращается в минус единицу, так как tg3π/4 = 1, следовательно:
f(t2)/K=cosF₀-sinF₀ (8)
После преобразования выражений (7) и (8) суммирования и вычитания соответствующих частей уравнений получим:
[f(t1)+f(t2)]/K=2cosF₀ (9)
[f(t1)-f(t2)]/K=2sinF₀ (10)
Разделив (10) на (9), получим выражение для первого квадранта:
[f(t1)-f(t2)]/[f(t1)+f(t2)]tgF₀ (11)
Из выражения (11) получим для 0<Fo<π/2
F₀=arctg{[f(t1)-f(t2)]/[f(t1)+f(t2)]>0 (12)
Воспользовавшись известными тригонометрическими преобразованиями, преобразуем выражение (12) для сдвига фаз F₀ через обратные тригонометрические функции синуса и косинуса, тогда справедливы следующие выражения:

При этом значения f(t1) и f(t2) имеют одинаковые или разные знаки. Если значение F₀ в интервале сдвигов фаз, когда выполняются условия 0 ≅ F_o ≅ (π/4), значения f(t1) и f(t2) имеют одинаковые знаки, а сдвиг фаз F₀ определяют по формуле (13). Если F₀ в интервале сдвигов фаз, когда (π/4) < F_o ≅ (π/2), значения f(t1) и f(t2) имеют разные знаки, а сдвиг фаз F₀ определяют по формуле (14).

Сравним значение синуса из (9) со значением синуса из (14), а также сравним значение косинуса из (10) со значением косинуса из (13), откуда получим следующее уравнение для определения отношения K значений амплитуд сигналов X(t) и Y(t):

Выражение (15) позволяет определять отношение K значений амплитуд исследуемых сигналов.

Выражения (13), (14) получены для синфазных сигналов, сдвиг фаз между которыми лежит в пределах 0 ≅ F_o ≅ π/2, при этом сигнал-делимое X(t) опережает по фазе сигнал-делитель Y(t). Для противофазных сигналов, для которых π/2 < F_o ≅ π, уравнения для определения сдвига фаз F₀ будут иметь вид:

Эти выражения справедливы, по-прежнему, когда сигнал-делимое опережает по фазе сигнал-делитель.

Аналогично, когда сигнал-делимое отстает по фазе от сигнала-делителя, то есть, для отрицательных сдвигов фаз, когда выполняется условие (-π/2) ≅ F_o ≅ 0, будем иметь:

Для сдвигов фаз -π ≅ F_o < -π/2 справедливы соотношения:

Следует отметить, что при сдвигах фаз F₀ между исследуемыми сигналами, близких к синфазным или противофазным, предпочтительнее определять значения сдвигов фаз с использованием значения функции синуса, а для исследуемых сигналов, близких к квадратурным сигналам, предпочтительнее использовать функцию косинуса (см. [2] [3] ). Все полученные зависимости определения сдвигов фаз в интервале в уравнениях (14) (21) можно представить в следующем виде:
F_o= m(g + πn), (22)
где q=arccos для первого интервала сдвига фаз при или q=arcsin для второго интервала сдвига фаз при в случае, когда сигнал-делимое X(t) опережает по фазе сигнал-делитель Y(t); q= -arccos для первого интервала сдвига фаз при или q=-arcsin для второго интервала сдвига фаз при в случае, когда сигнал-делимое X(t) отстает по фазе от сигнала-делителя Y(t); n=0, m=1 для синфазных сигналов, m=-1, n=-1 при g>0 или n=1 при g<0 для противофазных сигналов, для первого интервала сдвигов фаз M1= [f(t1)+f(t2)] а для второго интервала M1= [f(t1)-f(t2)] при этом
Предлагаемое устройство реализует выражения (13-15, 18, 19) для измерения сдвига фаз F₀ и измерения отношения значений амплитуд гармонических сигналов X(t), Y(t).

Функциональная схема устройства представлена на фиг.2. Устройство содержит: первую 1 и вторую 2 входные шины устройства, первый блок 10 деления, второй блок 3 деления, первый блок 4 выборки-хранения, второй блок 5 выборки-хранения, формирователь 6 управляющих импульсов, блок 7 для извлечения квадратного корня из суммы квадратов двух величин, сумматор 8, первый переключатель 9, второй переключатель 12, тригонометрический преобразователь 11, блок 13 сравнения, первая выходная шина 14 и вторая выходная шина 15 устройства.

Блоки соединены между собой следующим образом. Первый вход устройства - первая входная шина 1 устройства подключена к первому входу второго блока 3 деления. Второй вход устройства вторая входная шина 2 устройства подключена к входу формирователя 6 управляющих импульсов и второму входу второго блока 3 деления, выход которого подключен к информационным входам первого и второго блоков 4 и 5 выборки-хранения. Первый выход формирователя 6 управляющих импульсов подключен к управляющему входу первого блока 4 выборки-хранения, второй выход формирователя 6 управляющих импульсов подключен к управляющему входу второго блока 5 выборки-хранения. Выход первого блока 4 выборки-хранения подключен к первым входам блока 7 для извлечения квадратного корня из суммы квадратов двух величин и сумматора 8. Выход второго блока 5 выборки-хранения подключен к вторым входам блока 7 для извлечения квадратного корня из суммы квадратов двух величин и сумматора 8. Первый и второй выходы сумматора 8 подключены к первому и второму входам первого переключателя 9, соответственно. Выход первого переключателя 9 подключен к первому входу первого блока 10 деления, второй вход которого подключен к выходу блока 7 для извлечения квадратного корня из суммы квадратов двух величин и к первой выходной шине устройства. Выход первого блока 10 деления подключен к входу тригонометрического преобразователя 11. Первый и второй выходы тригонометрического преобразователя 11 подключены к первому и второму входам второго переключателя 12, соответственно. Управляющие входы первого переключателя 9 и второго переключателя 12 объединены между собой и подключены к выходу блока 13 сравнения, вход которого подключен к выходу второго переключателя 12 и к второй выходной шине 15 устройства.

Функциональная схема формирователя 6 управляющих импульсов представлена на фиг. 3. В его состав входят: первый и второй умножители частоты 16 и 17; элемент 18 И-НЕ; элемент 19 Исключающее ИЛИ. Блоки соединены между собой следующим образом. Вход формирователя 6 управляющих импульсов подключен к входу первого умножителя 16 частоты, выход которого подключен к входу второго умножителя 17 частоты. Выход первого умножителя 16 частоты подключен к первым входам элемента 18 И-НЕ и элемента 19 Исключающее ИЛИ. Выход второго умножителя 17 частоты подключен к вторым входам элемента 18 И-НЕ и элемента 19 Исключающее ИЛИ. Выходы элемента 18 И-НЕ и элемента 19 Исключающее ИЛИ подключены к первому и второму выходам формирователя 6 управляющих импульсов, соответственно.

Функциональная схема сумматора 8 представлена на фиг.4. Сумматор 8 содержит первый блок 20 выделения модуля, второй блок 21 выделения модуля, блок 22 вычитания и блок 23 суммирования, причем первый вход сумматора 8 подключен к входу первого блока 20 выделения модуля, второй вход сумматора 8 подключен к входу второго блока 21 выделения модуля. Выход первого блока 20 выделения модуля подключен к первым входам блоков 22 вычитания и суммирования 23, а выход второго блока 21 выделения модуля подключен к вторым входам блоков 22 вычитания и суммирования 23. Выход блока 22 вычитания и выход блока 23 суммирования подключены к первому и второму выходам сумматора 8, соответственно.

Устройство работает следующим образом. Входные напряжения Ux(t) и Uy(t), соответствующие сигналам X(t), Y(t), поступают на первую и вторую входные шины 1, 2 устройства, соответственно (фиг.2-4). Напряжение Ux(t), которое выбирают в качестве сигнала-делимого и напряжение Uy(t), которое выбирают в качестве сигнала делителя, поступает на второй блок 3 деления, на выходе которого получают напряжение сигнала-частного f(t), равное U3=Ux(t)/Uy(t)= f(t), которое поступает на информационные входы первого и второго блоков 4, 5 выборки-хранения, режим работы которых выбирается в соответствии с логическими сигналами управления, формируемых, соответственно, на первом и втором выходах формирователя 6 управляющих импульсов. Формирование этих логических сигналов управления осуществляется в соответствии с диаграммой фиг.5.

Входное гармоническое напряжение Uy(t) сигнала-делителя (фиг.5-1) поступает на первый множитель 16 частоты, на выходе которого частота сигнала умножается на 2 и формируется напряжение U16, приведенное на фиг.5-2. Напряжение U16 с выхода первого умножителя 16 частоты поступает на вход второго умножителя 17 частоты, который умножает частоту сигнала еще на 2, и на выходе блока 17 формируется напряжение U17, приведенное на фиг.5-3. Напряжения U16 и U17 поступают на соответствующие входы логических элементов 18 И-НЕ и элемента 19 Исключающее ИЛИ, на выходах которых формируют напряжения U18 и U19, соответственно, которые приведены на диаграмме фиг.5-4 и 5-5.

Таким образом, на первом и втором выходах формирователя 6 управляющих импульсов получают напряжения U18 и U19, соответственно, являющиеся логическими сигналами для выбора режима работы блоков 4 и 5 выборки-хранения. Сигналы логического "0" являются в данном случае сигналом выборки, а сигналы логической "1" являются сигналом хранения. Следовательно, в момент времени t1 (фиг. 5) первый блок 4 выборки-хранения переходит в режим хранения до момента времени t3, а в момент времени t2 второй блок 4 выборки-хранения переходит в режим хранения до момента времени t3.

Таким образом, напряжения U3(t1)=U4(t1-t3) и U3(t2)=U5(t2-t3), измеренные в моменты времени, равноотстоящие на π/4 от середины t₀ полупериода гармонического сигнала-делителя напряжения Uy(t), поступают на первый и второй входы блока 7 для извлечения квадратного корня из суммы квадратов двух величин, коэффициент передачи которого K7 выбирают равным . На выходе этого блока 7 для извлечения квадратного корня из суммы квадратов двух величин получают напряжение U7, которое равно и пропорционально отношению значения амплитуд напряжений Ux(t) и Uy(t). Напряжение U7=U_вых1 поступает на первую выходную шину 14 устройства.

Напряжения U3(t1)= U4(t1-t3) и U3(t)= U5(t2-t3) поступают на первый и второй входы сумматора 8, следовательно, поступают и на входы первого и второго блоков 20, 21 для выделения модуля. С выходов блоков 20 и 21 напряжения U20= , U21= , соответственно, поступают на входы блока 22 вычитания и блока 23 суммирования, коэффициенты блоков 22 и 23 выбирают равными K22=K23=1. Таким образом, на выходах этих блоков 22 и 23, следовательно, на первом и втором выходах сумматора 8 получают напряжения U8-1 и U8-2, которые равны, соответственно, напряжениям U8-1= и U8-2= .

(Следует отметить, что сумматор может быть построен различным способом, к примеру так, чтобы блоки выделения модуля располагались бы после блоков вычитания и суммирования. Структура построения сумматора зависит от диапазона измеряемых сдвигов фаз F₀, а также от типа используемого тригонометрического преобразователя.)
Эти напряжения U8-1, U8-2 поступают на первый и второй информационные входы первого переключателя 9, на выходе которого получают напряжение U9, равное либо напряжению U8-1, либо напряжению U8-2. Напряжение U9 поступает на первый вход первого блока 10 деления и является для него сигналом-делимым. На второй вход первого блока 10 деления поступает напряжение U7 с выхода блока 7 для извлечения квадратного корня из суммы квадратов двух величин. Это напряжение, соответствующее отношению к значению амплитуд исследуемых сигналов, равно и является сигналом-делителем для первого блока 10 деления, коэффициент передачи которого выбирают равным K10= 1/2. Следовательно, напряжение U10 на выходе первого блока 10 деления равно U10=U9/2U7 [U8-1]/2U7 или [U8-2]/2U7, то есть U10=1/2(U9/U7).

Напряжение U10 с выхода блока 10 деления поступает на вход тригонометрического преобразователя 11. Тригонометрический преобразователь 11 формирует на первом своем выходе сигнал напряжения U11-1, соответствующий значению функции arcsin(U10), а на втором выходе формируют сигнал напряжения U11-2, соответствующий значению функции arccos(U10). Тригонометрический преобразователь 11 может быть выполнен различным способом, к примеру, сигнал на его выходе может быть в виде импульса, длительность которого пропорциональна значению арксинуса или арккосинуса отношения двух сигналов или в виде сигнала, амплитуда которого пропорциональна значению арксинуса или арккосинуса отношения двух зафиксированных напряжений. Таким образом, на первом выходе получают напряжение (U11-1)=arcsin(U9/2U7), на втором выходе: (U11-2)=arccos(U9/2U7). При , что соответствует абсолютной величине искомого сдвига фаз F₀= π/4, напряжения на первом и втором выходах тригонометрического преобразователя 11 должны быть равны между собой и равны напряжениям (U11-1)= (U11-2)=U11_max/2. При выходном напряжении U9, равном нулю, напряжение на первом выходе тригонометрического преобразователя 11 должно быть также равно нулю, а выходное напряжение на втором выходе тригонометрического преобразователя 11 должно равняться максимальному напряжению, а именно, должно выполняться равенство (U11-2)=U11_max, что соответствует абсолютной величине искомого сдвига фаз F₀= π/2.

Напряжения U11-1, U11-2 поступают на первый и второй входы второго переключателя 12, на выходе которого получают напряжение U12, равное либо U11-1, либо U11-2.

Работой первого и второго переключателей 9 и 12 управляет логический сигнал напряжения U13, которое получают на выходе блока 13 сравнения. К примеру, когда на информационный вход блока 13 сравнения поступает напряжение U12<(U12_max/2), то управляющий сигнал напряжения U13 соответствует логическому "0", на выходы первого и второго аналоговых ключей 9 и 12 поступают напряжения с их первых входов, поэтому напряжение на выходе блока 12 можно представить в виде:

Когда на информационный вход блока 13 сравнения поступает напряжение (U12_max/2)<U12<(U12_max), то управляющий сигнал с выхода блока 13 сравнения напряжение U13 соответствует логической "1", на выходы первого и второго переключателей 9 и 12 поступают напряжения с их вторых входов, поэтому напряжение U12 на выходе второго переключателя 12 будет иметь вид:

Напряжение U12 с выхода второго переключателя 12 поступает на вторую выходную шину 15 устройства. Таким образом, на выходе устройства получают выходное напряжение U_вых2, которое в случае сдвига фаз , равно:

В случае, когда сдвиг фаз , на выходе устройства получают выходное напряжение U_вых2, которое равно:

При необходимости легко расширить диапазон измерений значений сдвига фаз F₀, для этого достаточно добавить блок определения соотношения фаз и блок преобразования на втором выходе устройства.

Таким образом, на второй выходной шине 15 устройства в интервале времени t2-t3 получают сигнал напряжения U12, определяющий фазовые характеристики исследуемых входных напряжений, а на первой выходной шине 14 получают напряжение U7, определяющее амплитудные характеристики входных гармонических напряжений Ux(t), Uy(t).

Анализ погрешности используемых в устройстве звеньев и блоков показывает, что погрешность измерения амплитудных характеристик составляет около 0,1% а погрешность измерения фазовых характеристик на инфранизких частотах ниже 0,2 Гц составляет около 0,1^o, что является более высоким показателем по сравнению с погрешностями современных цифровых приборов для измерения фазовых сдвигов, к примеру, типа Ф2-34, который имеет погрешность измерения 0,2^o на частоте 1 Гц, и то только при условии равенства амплитуд исследуемых сигналов.

Предлагаемое устройство сохраняет преимущества устройства-прототипа по сравнению с аналогичными другими устройствами и обладает расширенными функциональными возможностями при измерении амплитудных характеристик.

Устройство выполнено на стандартных элементах по известным схемам, приведенных в соответствующей литературе, к примеру, блоки 4 и 5 выборки-хранения приведены в [4а] В формирователе 6 управляющих импульсов: умножители частоты на 2 представлены в [4б] Логические элементы 18, 19 и переключатели 9, 12 выполнены на микросхемах серии 564. В сумматоре 8: блоки 20, 21 для выделения модуля приведены в [4в] блоки 22 и 23 вычитания и суммирования приведены в [4г] Тригонометрический преобразователь 11 можно использовать аналогичный устройству, приведенному в [5]
Источники информации:
1. Р. Кофлин, Ф.Дрискол. Операционные усилители и линейные интегральные схемы. Мир, М. 1979, а) с. 208 209.

2. Патент СССР, N 2003119, бюлл. N 41 42, 1993 г. (прототип).

3. Патент РФ, N 2007736, бюлл. N 3, 1994 г.

4. А. Г. Алексенко, Е.А.Коломбет, Г.И.Стародуб. Применение прецизионных аналоговых ИС, М. Сов. радио, 1980 г. а) с. 179 182; б) с. 103; в) с.107; г) с. 77.

5. Авт. свид. СССР N 506027, G 06 G, 7/22, 1976 г.

Применение: устройство предназначено для использования его в измерительной технике при измерениях с высокой точностью сдвигов фаз F₀ и отношения K значений амплитуд гармонических сигналов, что выполняется при определении частотных характеристик, а также при корреляционном анализе. Цель: расширение функциональной возможности. Сущность изобретения: устройство содержит первый и второй входы 1 и 2, второй блок 3 деления, формирователь 6 управляющих импульсов, первый блок 4 выборки-хранения, второй блок 5 выборки-хранения, сумматор 8, блок 7 для извлечения квадратного корня из суммы квадратов двух величин, первый переключатель 9, первый блок 10 деления, тригонометрический преобразователь 11, второй переключатель 12, блок 13 сравнения, первую и вторую выходные шины 14 и 15 с соответствующими связями. Технический результат: устройство позволяет с высокой точностью определять не только фазовые характеристики гармонических сигналов, но и измерять их амплитудные характеристики. 1 з. п.ф-лы, 5 ил.

1. Устройство для измерения амплитудных и фазовых характеристик гармонических сигналов, содержащее первый блок деления, первый блок выборки-хранения, формирователь управляющих импульсов, сумматор, тригонометрический преобразователь, первый и второй переключатели, блок сравнения, причем вторым входом устройства является вход формирователя управляющих импульсов, первый выход которого подключен к управляющему входу первого блока выборки-хранения, выход первого блока деления подключен к входу тригонометрического преобразователя, первый и второй выходы которого подключены соответственно к первому и второму информационным входам второго переключателя, выход которого подключен к информационному входу блока сравнения, выход которого подключен к управляющим входам первого и второго переключателей, отличающееся тем, что в него введены второй блок выборки-хранения, блок вычитания, два блока выделения модуля, блок для извлечения квадратного корня из суммы квадратов двух величин, источник опорного напряжения и второй блок деления, первый вход которого является первым входом устройства, а второй вход соединен с входом формирователя управляющих импульсов, второй выход которого подключен к управляющему входу второго блока выборки-хранения, информационный вход которого подключен к выходу второго блока деления и информационному входу первого блока выборки-хранения, выход которого подключен к первым входам сумматора, блока вычитания и блока для извлечения квадратного корня из суммы квадратов двух величин, второй вход которого подключен к выходу второго блока выборки-хранения и к вторым входам сумматора и блока вычитания, выход которого соединен с входом первого блока выделения модуля, выход сумматора соединен с входом второго блока выделения модуля, пороговый вход блока сравнения соединен с источником опорного напряжения, выходы первого и второго блоков выделения модуля подключены соответственно к первому и второму информационным входам первого переключателя, выход которого подключен к первому входу первого блока деления, второй вход которого соединен с выходом блока для извлечения квадратного корня из суммы квадратов двух величин, который является первым выходом устройства, вторым выходом которого является выход второго переключателя. 2. Устройство по п.1, отличающееся тем, что формирователь управляющих импульсов содержит первый и второй умножители частоты, элемент И-НЕ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход формирователя управляющих импульсов подключен к входу первого умножителя частоты, выход которого подключен к входу второго умножителя частоты и первым входам элемента И-НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго умножителя частоты подключен к вторым входам элемента И-НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элемента И-НЕ и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому и второму выходам формирователя управляющих импульсов соответственно.