СЕЛЕКТОР ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ Российский патент 2001 года по МПК H03K5/19 

Предлагаемый селектор относится к радиотехнике и может быть использован в радиотехнических устройствах различного назначения для селекции регулярных импульсных последовательностей с заданными параметрами, а также для измерения параметров периодических последовательностей импульсов.

Известны устройства выделения периодических импульсных сигналов, основанные на временных параметрах анализируемой последовательности (см., например, патент США N 3922676, авт.свид. N 477531, 894851, 1691938 и др.).

Из известных устройств выделения периодических импульсных сигналов наиболее близким к предлагаемому селектору является селектор импульсной последовательности по авт.свид. N 1691938, М.кл. H 03 К 5/19, 1991 г., который и выбран за прототип.

Недостатком прототипа является низкая достоверность селекции периодической последовательности с заданными параметрами. Этот недостаток обусловлен тем, что в прототипе для селекции не используется такой информативный параметр, как амплитуда импульсов. Наличие же в прототипе блока сравнения амплитуд не позволяет разделить последовательности, имеющие одинаковые периоды следования Т_и и длительность t_и импульсов, но с разными амплитудами.

Задачей изобретения является повышение достоверности селекции периодических импульсных последовательностей, имеющих одинаковые период следования и длительность импульса, но отличающиеся друг от друга амплитудой импульса.

Поставленная задача решается тем, что в селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через ключ соединен выходной шиной, первый выход входного формирователя соединен с входом первого блока задержки, а второй выход - с первым входом элемента И, выход которого через четвертый блок задержки соединен с вторым входом триггера, а его выход соединен с управляющим входом ключа, и второй блок задержки введены последовательно соединенные сумматор, многоуровневый амплитудный селектор и коммутатор, выход которого соединен с первым входом триггера, выходы первого и второго блоков задержки соединены соответственно с вторым и третьим входами элемента И, выход- которого соединен с первым входом сумматора, а второй - с выходом второго блока задержки, вход которого соединен с первым выходом входного формирователя.

Структурная схема предлагаемого селектора представлена на фиг. 1, а временные диаграммы, поясняющие принцип его работы, показаны на фиг. 2.

Селектор импульсной последовательности содержит входной формирователь импульсов 1, вход которого соединен с входной шиной и с входом третьего блока задержки 5, выход которого через ключ 11 соединен с выходной шиной селектора.

Первый выход входного формирователя 1 соединен с входами первого 2 и второго 4 блоков задержки, выходы которых подключены соответственно к второму и третьему входам элемента И 3, а второй выход формирователя 1 соединен с первым входом элемента И 3, выход которого через четвертый 7 блок задержки соединен с вторым входом триггера 11. Выход элемента И 3 соединен с первым входом сумматора 6, а второй - с выходом второго 4 блока задержки. Выход сумматора 6 соединен с входом многоуровневого амплитудного селектора 8, выход которого через коммутатор 9 соединен с первым входом триггера 10, а его выход - с управляющим входом ключа 11.

Предлагаемый селектор работает следующим образом. Входная импульсная последовательность (фиг. 2а), в составе которой находятся две последовательности с одинаковыми периодами следования Т_и и длительностями t_и, но с разными амплитудами, подается на входной формирователь 1 и на третий 5 блок задержки. На первом выходе входного формирователя 1 формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов и соответствующие их передним фронтам (фиг. 2б), а на втором выходе - аналогичные импульсы, соответствующие задним фронтам входных импульсов (фиг. 2в), которые подаются на первый вход элемента И 3. Импульсы с первого выхода формирователя 1 задерживаются в первом 2 блоке задержки на время, равное заданной длительности импульса t_и (фиг. 2г), а во втором 4 блоке задержки - на время, равное сумме заданного периода следования T_и и t_и (фиг. 2д) и подаются соответственно на второй и третий входы элемента И 3. В моменты времени, когда на всех трех входах элемента И 3 есть сигналы, на его выходе появляются импульсы (фиг. 2е). Как видно, на выход элемента И 3 проходят импульсы от обеих последовательностей с одинаковыми периодами следования и длительностями, но с разными амплитудами, и в прототипе их уже не разделить.

В предлагаемом селекторе импульсы (фиг. 2е) подаются на первый вход сумматора 6 и на вход четвертого 7 блока задержки. На второй вход сумматора подаются импульсы с выхода второго 4 блока задержки (фиг. 2д). На выходе сумматора 6 появятся импульсы (фиг. 2ж), в которых заложена информация об амплитудах импульсов последовательностей. С выхода сумматора 6 импульсы подаются на многоуровневый амплитудный селектор 8, где, в зависимости от суммарной амплитуды входных импульсов, распределяются по его уровням (фиг. 2з). Каждый канал многоуровневого амплитудного селектора 8 пропускает на свой выход импульс только тогда, когда амплитуда суммарного напряжения U_c заключена в некотором интервале U_мин < U_c < U_макс характеризующих данный уровень (канал). Коммутатор 9 позволяет подключить к первому входу триггера 10 любой уровень (канал) многоуровневого амплитудного селектора 8. При наличии напряжения, например, на k-м уровне (фиг. 2и) многоуровневого амплитудного селектора 8, эти импульсы через коммутатор 9 поступают на первый вход триггера 10 и передним фронтом устанавливают его в единичное состояние. В нулевое состояние триггер 10 устанавливается импульсами с выхода четвертого блока задержки 7 (фиг. 2к). На выходе триггера 10 появляются импульсы, (фиг. 2л), которые открывают ключ 11. На второй вход этого ключа подаются импульсы с выхода четвертого 5 блока задержки, задержанные на время, равное сумме периода следования и длительности импульсов (фиг. 2м). Таким образом, на выход селектора в этом случае проходит одна периодическая последовательность импульсов с сохранением своей амплитуды (фиг. 2н). При подключении коммутатора 9 к другому уровню, например j-му, триггер 10 устанавливается в единичное состояние импульсами с этого уровня (фиг. 2п) и на выходе триггера появятся управляющие импульсы в другие моменты времени (фиг. 2р). Следовательно, на выход селектора проходит другая периодическая последовательность (фиг. 2с).

Таким образом, использование в предлагаемом селекторе дополнительно введенных сумматора, многоуровневого амплитудного селектора и коммутатора, определенным образом соединенных с прототипом, и выбор времен задержки блоков задержки позволяет использовать для выделения заданной периодической последовательности наряду с периодом следования и длительностью импульсов такой информативный параметр, как амплитуда импульсов. Это повышает достоверность выделения заданной последовательности.

Предлагаемый селектор относится к радиотехнике и может быть использован в импульсной технике для селекции и измерения параметров регулярных импульсных последовательностей. Техническим результатом изобретения является повышение достоверности выделения периодической последовательности импульсов с заданными параметрами за счет использования такого информативного параметра, как амплитуда импульса. Селектор импульсной последовательности содержит входной формирователь импульсов, первый, второй, третий, четвертый блоки задержки, элемент И, сумматор, многоуровневый амплитудный селектор, коммутатор, триггер и ключ. 2 ил.

Селектор импульсной последовательности, содержащий входной формирователь импульсов, вход которого соединен с входной шиной и с входом третьего блока задержки, выход которого через ключ соединен с выходной шиной, первый выход входного формирователя импульсов, на котором формируются импульсы постоянной длительности, пропорциональные амплитуде входных импульсов в моменты, соответствующие передним фронтам входных импульсов, соединен с входом первого блока задержки, а второй выход входного формирователя импульсов, на котором формируются аналогичные импульсы в моменты, соответствующие задним фронтам входных импульсов, соединен с первым входом элемента И, выход которого через четвертый блок задержки подключен к второму входу триггера, выход которого соединен с управляющим входом ключа, и второй блок задержки, отличающийся тем, что в него дополнительно введены последовательно соединенные сумматор, многоуровневый амплитудный селектор и коммутатор, выход которого соединен с первым входом триггера, выходы первого и второго блоков задержки соединены соответственно с вторым и третьим входами элемента И, выход которого соединен с первым входом сумматора, второй вход которого соединен с выходом второго блока задержки, вход которого соединен с первым выходом входного формирователя импульсов.