ДВУХПОЗИЦИОННОЕ ДВУСТАБИЛЬНОЕ РЕЛЕ Российский патент 2010 года по МПК H03K17/00 

Изобретение относится к области электронной техники и может быть использовано в коммутационных устройствах взамен поляризованных двухпозиционных двустабильных электромагнитных реле типа РПС45, РПС20, РПС32 и др.

Известны поляризованные двухпозиционные двустабильные электромагнитные реле типа РПС 45, РПС 20, РПС 32 и другие, основными недостатками которых являются: ограниченное число коммутационных циклов, дребезг контактов, большое сопротивление контактов электрической цепи, что снижает их надежность.

Техническим результатом изобретения является улучшение технических характеристик двухпозиционного двустабильного реле за счет увеличения числа коммутационных циклов при всех режимах тока нагрузки и повышение надежности двустабильного реле за счет исключения подвижных контактов.

Для достижения поставленной цели предложено электронное двухпозиционное двустабильное реле, содержащее блок энергонезависимой памяти, сохраняющей входы подобно обычной КМОП логике и удерживающей сохраненное состояние на выходе при отсутствии напряжения питания; формирователь задержки; первый и второй управляемые генераторы импульсов; первый и второй импульсные трансформаторы, каждый из которых содержит одну первичную и первую и вторую вторичные обмотки; первый, второй, третий и четвертый выпрямительные диоды; первый, второй, третий и четвертый резисторы разряда; первый, второй, третий и четвертый n-МОП транзисторы; первый и второй входы управления реле; первый и второй входы питания реле; выходы реле. Причем первый вход питания реле соединен с входами Vdd, EN блока энергонезависимой памяти, с первыми входами первого и второго управляемых генераторов импульсов, второй вход питания реле соединен с входом Vss блока энергонезависимой памяти и со вторыми входами первого и второго управляемых генераторов импульсов, первый вход управления реле соединен с входом D₀ блока энергонезависимой памяти и первым входом блока формирователя задержки, а второй вход управления реле соединен с входом D₁ блока энергонезависимой памяти и вторым входом формирователя задержки, выход которого соединен с входом CLK блока энергонезависимой памяти, первый выход которого Q₀ соединен с входом управления первого управляемого генератора импульсов, к выходам которого подключена первичная обмотка первого импульсного трансформатора, первый вывод первой вторичной обмотки которого соединен с анодом первого выпрямительного диода, катод которого соединен с первым выводом первого резистора разряда и затвором первого n-МОП транзистора, сток которого является первым выходом реле, второй вывод первой вторичной обмотки первого импульсного трансформатора соединен со вторым выводом первого резистора разряда, истоком первого n-МОП транзистора и вторым выводом реле, первый вывод второй вторичной обмотки первого импульсного трансформатора соединен с анодом второго выпрямительного диода, катод которого соединен с первым выводом второго резистора разряда и затвором второго n-МОП транзистора, сток которого соединен с третьим выходом реле, а второй вывод вторичной обмотки первого импульсного трансформатора соединен со вторым выводом второго резистора разряда, истоком второго n-МОП транзистора и четвертым выходом реле, при этом второй выход Q₁ блока энергонезависимой памяти соединен с входом управления второго управляемого генератора импульсов, к выходу которого подключена первичная обмотка второго импульсного трансформатора, первый вывод первой вторичной обмотки которого соединен с анодом третьего выпрямительного диода, катод которого соединен с первым выводом третьего резистора разряда и затвором третьего n-МОП транзистора, сток которого соединен с пятым выходом реле, второй вывод первой вторичной обмотки второго импульсного трансформатора соединен со вторым выводом третьего резистора разряда, истоком третьего n-МОП транзистора и шестым выходом реле, первый вывод второй вторичной обмотки второго импульсного трансформатора соединен с анодом четвертого выпрямительного диода, катод которого соединен с первым выводом четвертого резистора разряда, затвором четвертого n-МОП транзистора, сток которого соединен с седьмым выходом реле, второй вывод второй вторичной обмотки второго импульсного трансформатора соединен со вторым выводом четвертого резистора разряда, истоком четвертого n-МОП транзистора и восьмым выходом реле.

На фиг.1 представлена блок-схема электронного двустабильного реле. Вместе с тем, элементы устройства могут иметь непринципиальные отличия; на фиг.2 - временные диаграммы, поясняющие работу заявляемого реле.

Электронное двухпозиционное двустабильное реле содержит:

1 - блок энергонезависимой памяти;

2 - формирователь задержки;

3 - первый управляемый генератор импульсов;

4 - второй управляемый генератор импульсов;

5 - первый импульсный трансформатор;

6 - первичная обмотка первого импульсного трансформатора;

7 - первая вторичная обмотка первого импульсного трансформатора;

8 - вторая вторичная обмотка первого импульсного трансформатора;

9 - второй импульсный трансформатор;

10 - первичная обмотка второго импульсного трансформатора;

11 - первая вторичная обмотка второго импульсного трансформатора;

12 - вторая вторичная обмотка второго импульсного трансформатора;

13 - первый выпрямительный диод;

14 - второй выпрямительный диод;

15 - третий выпрямительный диод;

16 - четвертый выпрямительный диод;

17 - первый резистор разряда;

18 - второй резистор разряда;

19 - третий резистор разряда;

20 - четвертый резистор разряда;

21 - первый n-МОП транзистор;

22 - второй n-МОП транзистор;

23 - третий n-МОП транзистор;

24 -четвертый n-МОП транзистор;

25 - первый вход питания реле;

26 - второй вход питания реле;

27 - первый вход управления реле;

28 - второй вход управления реле;

29, 30, 31, 32, 33, 34, 35, 36 - соответственно первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой выходы реле.

Uз - напряжение на затворе n-МОП транзисторов;

±Uком - напряжение коммутации;

±Uпит - напряжение питания реле;

±Uупр - напряжение управления реле;

D₀, D₁ - входы блока энергонезависимой памяти;

Vdd - вход напряжения питания - Uпит блока энергонезависимой памяти;

Q₀, Q₁ - выходы блока энергонезависимой памяти;

CLK - тактовый импульс блока энергонезависимой памяти;

Vss, EN - входы блока независимой памяти.

Электронное двухпозиционное двустабильное реле выполнено следующим образом.

Блок энергонезависимой памяти 1 входом D₀ соединен с первым входом управления реле 27 и первым входом формирователя задержки 2. Вход D₁ блока энергонезависимой памяти 1 соединен со вторым входом управления 28 и вторым входом формирователя задержки 2, выход которого соединен с входом CLK блока энергонезависимой памяти 1. Первый вход питания реле 25 соединен с входом Vdd и EN блока энергонезависимой памяти 1 и с первыми входами первого 3 и второго 4 управляемых генераторов.

Второй вход питания реле 26 соединен с входом Vss блока энергонезависимой памяти 1 и вторыми входами первого 3 и второго 4 управляемых генераторов.

Выход Q₀ блока энергонезависимой памяти 1 соединен с входом управления первого управляемого генератора 3, выход Q₁ блока энергонезависимой памяти 1 соединен с входом управления второго управляемого генератора 4.

Первичная обмотка 6 первого импульсного трансформатора 5 подключена к выходу первого управляемого генератора 3. Первый вывод первой вторичной обмотки 7 первого импульсного трансформатора 5 соединен с анодом первого выпрямительного диода 13, катод которого соединен с первым выводом первого резистора разряда 17 и затвором первого n-МОП транзистора 21. Сток первого n-МОП транзистора 21 является первым выходом 29 реле. Второй вывод первой вторичной обмотки 7 первого импульсного трансформатора 5 соединен со вторым выводом первого резистора разряда 17, истоком первого n-МОП транзистора 21 и вторым выводом 30 реле.

Первый вывод второй вторичной обмотки 8 первого импульсного трансформатора 5 соединен с анодом второго выпрямительного диода 14, катод которого соединен с первым выводом второго резистора разряда 18 и затвором второго n-МОП транзистора 22, сток которого является третьим выходом 31 реле. Второй вывод второй вторичной обмотки 8 первого импульсного трансформатора 5 соединен со вторым выводом второго резистора разряда 18, истоком второго n-МОП транзистора 22 и четвертым выходом реле 32.

Первичная обмотка 10 второго импульсного трансформатора 9 подключена к выходу второго управляемого генератора 4.

Первый вывод первой вторичной обмотки 11 второго импульсного трансформатора 9 соединен с анодом третьего выпрямительного диода 15, катод которого соединен с первым выводом третьего резистора разряда 19 и затвором третьего n-МОП транзистора 23, сток которого является пятым выходом 33 реле. Второй вывод первой вторичной обмотки 11 второго импульсного трансформатора 9 соединен со вторым выводом второго резистора разряда 19, истоком третьего n-МОП транзистора 23 и шестым выходом реле 34.

Первый вывод второй вторичной обмотки 12 второго импульсного трансформатора 9 соединен с анодом четвертого выпрямительного диода 16, катод которого соединен с первым выводом четвертого резистора разряда 20 и затвором четвертого n-МОП транзистора 24, сток которого является седьмым выходом реле.

Второй вывод второй вторичной обмотки 12 второго импульсного трансформатора 9 соединен со вторым выводом четвертого резистора разряда 20, истоком четвертого n-МОП транзистора 24 и восьмым выводом 36 реле.

Электронное двухпозиционное двустабильное реле работает следующим образом. В исходном состоянии, когда на первый 25 и второй 26 входы питания реле и на вход EN блока энергонезависимой памяти 1 подано напряжение питания Uпит, а на первом 27 и втором 28 входам управления нет управляющих импульсов, первый 21, второй 22, третий 23 и четвертый 24 n-МОП транзисторы закрыты (фиг.2 Uc-u (21,22), Uc-u (23,24)). При подаче на первый вход управления 27 положительного импульса, поступающего на вход D₀ блока энергонезависимой памяти 1 и на первый вход формирователя задержки 2 (фиг.2 D₀), последний формирует тактовый импульс CLK1 (фиг.2 CLK), поступающий на блок энергонезависимой памяти 1. Формирователь задержки 2 предназначен для формирования тактового импульса со временем задержки tзад для устранения дребезга импульса, поступающего на первый вход управления реле 27. По переднему фронту импульса CLK1 с формирователя задержки 2 блок энергонезависимой памяти 1 переписывает информацию с первого 27 и второго 28 входов управления на выход Q₀, Q₁ блока энергонезависимой памяти 1 (фиг.2 Q₀, Q₁,). Так как в момент формирования импульса CLK1 на входе D₀ есть напряжение реле Uупр, а на входе D₁ напряжение управления Uупр=0, то и на выходе Q₀ формируется положительное напряжение (фиг.2 Q₀), поступающее на вход управления первого управляемого генератора 3, который формирует прямоугольные импульсы порядка 200 кГц. Эти импульсы поступают на первичную обмотку 6 первого импульсного трансформатора 5. На первой 7 и второй 8 вторичных обмотках первого импульсного трансформатора 5 также формируются прямоугольные импульсы такой же частоты. Эти импульсы выпрямляются первым 13 и вторым 14 выпрямительными диодами и поступают соответственно на первый вывод первого 17 и второго 18 резисторов разряда и затвор первого 21 и второго 22 n-МОП транзисторов, заряжая их входную емкость (ее величина порядка тысячи пикофарад). На затворе первого 21 и второго 22 n-МОП транзисторов формируется постоянное напряжение Uз=10B (фиг.2 Uз-u (21, 22)), которое открывает первый 21 второй 22 n-МОП транзисторы (фиг.2 Uc-u (21, 22)). Кроме того, первый импульсный трансформатор 5 обеспечивает гальваническую развязку между входами питания 25, 26, входами управления 27, 28 и первым 29, вторым 30, третьим 31, четвертым 32 входами реле.

Так как в момент формирования первого тактового импульса CLK формирователем задержки 2 на втором входе управления 28 Uупр=0 (фиг.2 D₁), то и на выходе Q₁ блока энергонезависимой памяти 1 напряжение равно нулю (фиг.2 Q₁), напряжение на затворе третьего 23 и четвертого 24 n-МОП транзисторов Uз=0, следовательно, третий 23 и четвертый 24 n-МОП транзисторы закрыты.

Особенностью блока энергонезависимой памяти 1 является энергонезависимое сохранение состояния ее выходов при отключении напряжения питания Uпит состояние ее выходов Q₀ и Q₁ не изменяется, даже если напряжение питания Uпит не подавалось на блок энергонезависимой памяти в течение нескольких лет. Второе ее достоинство состоит в простоте записи на входы D₀, D₁ и считывания данных с ее выходов Q₀, Q₁. Следовательно, данные по входу D₀, переписанные на вход Q₀, по сигналу CLK не изменятся до тех пор, пока на второй вход управления 28 не поступит напряжение управления Uупр (фиг.2 D₁).

При подаче на второй вход управления 28 положительного импульса (фиг.2 D₁), поступающего на вход D₁ блока энергонезависимой памяти 1, второй вход формирователя задержки 2, последний формирует тактовый импульс CLK2 (фиг.2 CLK2), поступающий на блок энергонезависимой памяти 1. По переднему фронту импульса CLK2 блок энергонезависимой памяти 1 переписывает информацию с первого 27 и второго 28 входов управления реле.

Так в момент формирования импульса CLK2 на входе D₀ блока энергонезависимой памяти 1 Uупр=0 (фиг.2 D₀), то на выходе Q₀ блока энергонезависимой памяти 1 тоже устанавливается сигнал "лог 0", который выключит первый управляемый генератор 3. Входная емкость первого n-МОП транзистора 21 разряжается через первый резистор 17 и когда напряжение Uз станет меньше порогового напряжения для первого n-МОП транзистора 21, он закроется.

Входная емкость второго n-МОП транзистора 22 разряжается через второй резистор разряда 18 и, когда напряжение Uз станет меньше порогового напряжения второго n-МОП транзистора 22, он закроется.

Так как в момент формирования импульса CLK2 на входе D₁ блока энергонезависимой памяти 1 имеется положительный импульс (фиг.2 D₁), то и на выходе Q₁ блока энергонезависимой памяти 1 по фронту сигнала CLK2 формируется положительное напряжение (фиг.2 Q₁), которое поступает на вход управления второго управляемого генератора 4. Он формирует прямоугольные импульсы частотой около 200 кГц, которые поступают на первичную обмотку 10 второго импульсного трансформатора 9. На первой 11 и второй 12 вторичных обмотках второго импульсного трансформатора 9 также формируются прямоугольные импульсы, которые выпрямляются третьим 15 и четвертым 16 выпрямительными диодами и поступают соответственно на первый вывод третьего 19 и четвертого 20 резисторов разряда и затворы третьего 23 и четвертого 24 n-МОП транзисторов. Так как входная емкость третьего 23 и четвертого 24 n-МОП транзисторов составляет тысячи пикофарад, то входная емкость их является фильтрующей емкостью. На затворе третьего 23 и четвертого 24 n-МОП транзисторов формируется постоянное напряжение Uз=10 В (фиг.2 Uз-u (23, 24)), которое открывает третий 23 и четвертый n-МОП транзисторы (фиг.2 Uc-u (23, 24)). Это состояние третьего 23 и четвертого 24 n-МОП транзисторов будет сохраняться сколь угодно долго (несколько лет) при снятии напряжения питания реле Uпит, поступления импульса по входу D₁, пока не поступит импульс напряжения управления Uупр по другому входу D₀. Одновременно с этим второй импульсный трансформатор 9 осуществляет гальваническую развязку между первым 25, вторым 26 входами питания, первым 27, вторым 28 входом управления реле и пятым 33, шестым 34, седьмым 35 и восьмым 36 выходами реле.

Таким образом, электромеханические реле типа РПС45, РПС20, РПС32 и другие сохраняют свое двухстабильное состояние за счет постоянных магнитов, встроенных в контактную систему реле, а предложенное устройство сохраняет свое двухстабильное состояние за счет применения интегральной схемы энергонезависимой памяти (блок энергонезависимой памяти).

Предлагаемое устройство - это полностью электронное реле, имеющее число

коммутационных циклов до 10¹² при всех режимах тока нагрузки, не имеет подвижных контактов, что повышает надежность электронного реле, имеет меньшее, по сравнению с электромеханическими реле, сопротивление сток-исток открытого n-МОП транзистора.

В качестве блока энергонезависимой памяти 1 использована энергозависимая микросхема на основе FRAM памяти, удерживающая сохраненное состояние на своих выходах при отключенном напряжении питания в течение 45 лет, типа FM1110 фирмы RAMTRON.

В качестве формирователя задержки 2 может быть использовано интегрирующая RC-цепь, если задержка формирования сигнала CLK составляет единицы мс или выполнена по схеме, приведенной на рис.2868 на сайте http://www.gelezo.com./ttl-kmop/630000/formirovateli i generator …, если необходимо сформировать задержку в пределах от 30 до 40 мс и более.

В качестве управляемых генераторов может быть использовано устройство, приведенное на рис.314-316 на вышеприведенном сайте, в качестве импульсных трансформаторов могут использованы трансформаторы типа ТИИ - 4, в качестве n-МОП транзисторов могут быть использованы транзисторы типа 2П7169, 2П7161, 2П7169 и другие. Выбор n-МОП транзисторов обусловлен током нагрузки и напряжением коммутации Uком электронного реле.

Изобретение относится к области электронной техники, в частности к коммутационным устройствам, и касается двухпозиционных двустабильных реле. Техническим результатом изобретения является улучшение технических характеристик двухпозиционного двустабильного реле за счет увеличения числа коммутационных циклов при всех режимах тока нагрузки и повышение надежности двустабильного реле за счет исключения подвижных контактов и уменьшение по сравнению с электромеханическими реле сопротивления сток-исток открытого n-МОП транзистора. Устройство сохраняет свое двустабильное состояние на протяжении нескольких лет. Электронное двухпозиционное двустабильное реле содержит блок энергонезависимой памяти, удерживающий сохраненное состояние на выходе при отсутствии напряжения питания, формирователь задержки, управляемые генераторы импульсов, импульсные трансформаторы, выпрямительные диоды, резисторы разряда, n-МОП транзисторы, входы управления реле, входы питания реле, выходы реле. Особенностью блока энергонезависимой памяти является энергонезависимое сохранение состояния ее выходов, при отключении напряжения питания Uпит состояние ее выходов Q₀ и Q₁ не изменится, даже если напряжение питания Uпит не подавалось на блок энергонезависимой памяти в течение нескольких лет. Второе ее достоинство состоит в простоте записи данных на входы D₀, D₁ и считывания данных с ее выходов Q₀, Q₁. Таким образом, данные по входу D₀, переписанные на вход Q₀ по сигналу CLK, не изменятся до тех пор, пока на второй вход управления не поступит напряжение управления Uупр. 2 ил.

Двухпозиционное двустабильное реле, характеризующееся тем, что реле содержит блок энергонезависимой памяти, сохраняющей входы и удерживающей сохраненное состояние на выходе при отсутствии напряжения питания, формирователь задержки, первый и второй управляемые генераторы импульсов, первый и второй импульсные трансформаторы, каждый из которых содержит одну первичную и первую и вторую вторичные обмотки, первый, второй, третий и четвертый выпрямительные диоды, первый, второй, третий и четвертый резисторы разряда, первый, второй, третий и четвертый n-МОП транзисторы, первый и второй входы управления реле, первый и второй входы питания реле, выходы реле, причем первый вход питания реле соединен с входами Vdd, EN блока энергонезависимой памяти, с первыми входами первого и второго управляемых генераторов импульсов, второй вход питания реле соединен с входом Vss блока энергонезависимой памяти и со вторыми входами первого и второго управляемых генераторов импульсов, первый вход управления реле соединен с входом D₀ блока энергонезависимой памяти и первым входом блока формирователя задержки, а второй вход управления реле соединен с входом D₁ блока энергонезависимой памяти и вторым входом формирователя задержки, выход которого соединен с входом CLK блока энергонезависимой памяти, первый выход которого Q₀ соединен с входом управления первого управляемого генератора импульсов, к выходам которого подключена первичная обмотка первого импульсного трансформатора, первый вывод первой вторичной обмотки которого соединен с анодом первого выпрямительного диода, катод которого соединен с первым выводом первого резистора разряда и затвором первого n-МОП транзистора, сток которого является первым выходом реле, второй вывод первой вторичной обмотки первого импульсного трансформатора соединен со вторым выводом первого резистора разряда, истоком первого n-МОП транзистора и вторым выводом реле, первый вывод второй вторичной обмотки первого импульсного трансформатора соединен с анодом второго выпрямительного диода, катод которого соединен с первым выводом второго резистора разряда и затвором второго n-МОП транзистора, сток которого соединен с третьим выходом реле, а конец второй вторичной обмотки первого импульсного трансформатора соединен со вторым выводом второго резистора разряда, истоком второго n-МОП транзистора и четвертым выходом реле, при этом второй выход Q₁ блока энергонезависимой памяти соединен с входом управления второго управляемого генератора импульсов, к выходу которого подключена первичная обмотка второго импульсного трансформатора, первый вывод первой вторичной обмотки которого соединен с анодом третьего выпрямительного диода, катод которого соединен с первым выводом третьего резистора разряда и затвором третьего n-МОП транзистора, сток которого соединен с пятым выходом реле, второй вывод первой вторичной обмотки второго импульсного трансформатора соединен со вторым выводом третьего резистора разряда, истоком третьего n-МОП транзистора и шестым выходом реле, первый вывод второй вторичной обмотки второго импульсного трансформатора соединен с анодом четвертого выпрямительного диода, катод которого соединен с первым выводом четвертого резистора разряда, затвором четвертого n-МОП транзистора, сток которого соединен с седьмым выходом реле, второй вывод второй вторичной обмотки второго импульсного трансформатора соединен со вторым выводом четвертого резистора разряда, истоком четвертого n-МОП транзистора и восьмым выходом реле.