ИМПУЛЬСНЫЙ СЕЛЕКТОР Российский патент 2014 года по МПК H03K5/26 

Изобретение относится к импульсной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны импульсные селекторы (см., например, патент РФ 2273090, кл. H03K 5/26, 2006 г.), которые воспроизводят любую из операций min(τ₁,…,τ_n), max(τ₁,…,τ_n), где τ₁,…,τ_n есть длительности положительных импульсных сигналов x₁,…,x_n∈{0,1}, синхронизированных по переднему фронту.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных импульсных селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не воспроизводятся операции supramin(τ₁,…,τ_n), submax(τ₁,…,τ_n).

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип импульсный селектор (патент РФ 2417516, кл. H03K 5/26, 2011 г.), который содержит n-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, n-1 замыкающих ключей, резистор и воспроизводит любую из операций min(τ₁,…,τ_n), max(τ₁,…,τ_n), где τ₁,…,τ_n есть длительности положительных импульсных сигналов x₁,…,x_n∈{0,1}, синхронизированных по переднему фронту.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не воспроизводятся операции supramin(τ₁,…,τ_n), submax(τ₁,…,τ_n).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения воспроизведения любой из операций min(τ₁,…,τ_n), supramin(τ₁,…,τ_n), submax(τ₁,…,τ_n), max(τ₁,…,τ_n), где τ₁,…,τ_n есть длительности положительных импульсных сигналов x₁,…,x_n∈{0,1}, синхронизированных по переднему фронту.

Указанный технический результат при осуществлении изобретения достигается тем, что в импульсном селекторе, содержащем n-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, n-1 замыкающих ключей и резистор, выходу j-го $$\left(j=\overline{\mathrm{1,}n-2}\right)$$ замыкающего ключа и первый вход i-го $$\left(i=\overline{\mathrm{1,}n-1}\right)$$ элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с входом (j+1)-го замыкающего ключа и i-ым информационным входом импульсного селектора, а резистор подсоединен между объединенными вторыми входами всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и объединенными выходом (n-1)-го замыкающего ключа, выходом импульсного селектора, особенность заключается в том, что в него введены n-1 размыкающих и n-2 дополнительных замыкающих ключей, управляющий вход j-ых замыкающего, размыкающего, дополнительного замыкающего ключей и управляющий вход (n-1)-ых замыкающего, размыкающего ключей соединены соответственно с выходом j-го и выходом (n-1)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход (j+1)-го и выход i-го размыкающих ключей соединены соответственно с выходом j-го дополнительного замыкающего и выходом i-го замыкающего ключей, выход предыдущего дополнительного замыкающего ключа соединен с входом последующего дополнительного замыкающего ключа, а второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход первого замыкающего ключа и объединенные входы первых размыкающего, дополнительного замыкающего ключей соединены соответственно с первым, вторым и третьим настроечными входами импульсного селектора.

На фиг.1 представлена схема предлагаемого импульсного селектора. На фиг.2 приведены временные диаграммы, поясняющие принцип его работы (например, при n=4).

Импульсный селектор содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁,…,1_n-1 замыкающие ключи 2₁,…,2_n-1, резистор 3, размыкающие ключи 4₁,…,4_n-1 и дополнительные замыкающие ключи 5₁,…,5_n-2, причем выход ключа $$2_j\left(j=\overline{\mathrm{1,}n-2}\right)$$ и первый вход элемента $$1_i\left(i=\overline{\mathrm{1,}n-2}\right)$$ соединены соответственно с входом ключа 2_j+1 и i-ым информационным входом импульсного селектора, резистор 3 подсоединен между объединенными вторыми входами элементов 1₁,…,1_n-1 и объединенными выходом ключа 2_n-1 и выходом импульсного селектора, управляющий вход ключей 2_j, 4_j, 5_j и управляющий вход ключей 2_n-1, 4_n-1 соединены соответственно с выходами элементов 1_j и вход ключа 4_j+1 и выход ключа 4_j соединены соответственно с выходами ключей 5_j и 2_i, выход предыдущего дополнительного замыкающего ключа соединен с входом последующего дополнительного замыкающего ключа, а второй вход элемента 1₁, вход ключа 2₁ и объединенные входы ключей 4₁, 5₁ соединены соответственно с первым, вторым и третьим настроечными входами импульсного селектора.

Работа предлагаемого импульсного селектора осуществляется следующим образом. На его первый,…, (n-1)-й информационные входы подаются соответственно синхронизированные по переднему фронту положительные импульсные сигналы x₁,…,x_n-1∈{0,1}, имеющие длительности τ₁,…,τ_n-1 соответственно. На его первый и второй, третий настроечные входы подаются соответственно необходимые управляющие сигналы f₁∈{0,1} и f₂,f₃∈{0,1,x_n} (x_n∈{0,1} - положительный импульсный сигнал, синхронизированный по переднему фронту с сигналами x₁…x_n-1 и имеющий длительность τ_n). Если на управляющем входе ключей 2_j, 4_j, 5_j $$\left(j=\overline{\mathrm{1,}n-2}\right)$$ действует логическая «1» либо логический «0», то ключи 2/, 5/ соответственно замкнуты либо разомкнуты, а ключ 4_j - соответственно разомкнут либо замкнут. Если на управляющем входе ключей 2_n-1, 4_n-1 присутствует логическая «1» либо логический «0», то ключ 2_n-1(4_n-1) соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, имеем следующую таблицу

f₁ f₂ f₃ Z 0 x_n 0 $$\{\begin{array}{l}1при{\displaystyle \sum _{k=1}^n{x}_k}=n\\ 0при{\displaystyle \sum _{k=1}^n{x}_k}\ne n\end{array}$$

0 1 x_n $$\{\begin{array}{l}1при{\displaystyle \sum _{k=1}^n{x}_k}\ge n-1\\ 0при{\displaystyle \sum _{k=1}^n{x}_k}<n-1\end{array}$$ 1 0 x_n $$\{\begin{array}{l}1при{\displaystyle \sum _{k=1}^n{x}_k}\ge 2\\ 0при{\displaystyle \sum _{k=1}^n{x}_k}<2\end{array}$$ 1 x_n 1 $$\{\begin{array}{l}1при{\displaystyle \sum _{k=1}^n{x}_k}\ne 0\\ 0при{\displaystyle \sum _{k=1}^n{x}_k}=0\end{array}$$

С учетом указанной таблицы и временных диаграмм (фиг.2) длительность импульсного сигнала Z, действующего на выходе предлагаемого селектора, определяется выражением

$${\tau }_Z=\{\begin{array}{l}\min \left({\tau }_1,\dots ,{\tau }_n\right)приf_1=\mathrm{0,}{f}_2=x_n,f_3=0\\ \sup ra\min \left({\tau }_1,\dots ,{\tau }_n\right)приf_1=\mathrm{0,}{f}_2=\mathrm{1,}{f}_3=x_n\\ sub\max \left({\tau }_1,\dots ,{\tau }_n\right)приf_1=\mathrm{1,}{f}_2=\mathrm{0,}{f}_3=x_n\\ \max \left({\tau }_1,\dots ,{\tau }_n\right)приf_1=\mathrm{1,}{f}_2=x_n,f_3=1\end{array}.$$

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый импульсный селектор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает воспроизведение любой из операций min(τ₁,…,τ_n), supramin(τ₁,…,τ_n), submax(τ₁,…,τ_n), max(τ₁,…,τ_n), где τ₁,…,τ_n есть длительности положительных импульсных сигналов x₁,…,x_n∈{0,l}, синхронизированных по переднему фронту.

Изобретение относится к импульсной технике и может быть использовано для логической обработки синхронизированных по переднему фронту положительных импульсных сигналов x₁,…,x_n∈{0,1}, имеющих длительности τ₁,…,τ_n. Техническим результатом является обеспечение воспроизведения любой из операций min(τ₁,…,τ_n), supramin(τ₁,…,τ_n), submax(τ₁,…,τ_n), max(τ₁,…,τ_n). Устройство содержит n-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1₁,…,1_n-1), n-1 замыкающих ключей (2₁,…,2_n-1), резистор (3), n-2 размыкающих ключей (4₁,…,4_n-1) и n-2 дополнительных замыкающих ключей (5₁,…,5_n-2). 2 ил., 1 табл.

Импульсный селектор, содержащий n-1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, n-1 замыкающих ключей и резистор, причем выход j-го замыкающего ключа и первый вход i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с входом (j+1)-го замыкающего ключа и i-ым информационным входом импульсного селектора, а резистор подсоединен между объединенными вторыми входами всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и объединенными выходом (n-1)-го замыкающего ключа, выходом импульсного селектора, отличающийся тем, что в него введены n-1 размыкающих и n-2 дополнительных замыкающих ключей, управляющий вход j-ых замыкающего, размыкающего, дополнительного замыкающего ключей и управляющий вход (n-1)-ых замыкающего, размыкающего ключей соединены соответственно с выходом j-го и выходом (n-1)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход (j+1)-го и выход i-го размыкающих ключей соединены соответственно с выходом j-го дополнительного замыкающего и выходом i-го замыкающего ключей, выход предыдущего дополнительного замыкающего ключа соединен с входом последующего дополнительного замыкающего ключа, а второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход первого замыкающего ключа и объединенные входы первых размыкающего, дополнительного замыкающего ключей соединены соответственно с первым, вторым и третьим настроечными входами импульсного селектора.