МОДУЛЬНАЯ ASIC ДЕТЕКТОРА ВИЗУАЛИЗАЦИИ Российский патент 2019 года по МПК H01L27/146 

Последующее, в целом, относится к визуализации, а более конкретно к детектору визуализации, который включает в себя по меньшей мере субфрагмент модульной специализированной интегральной схемы (ASIC) детектора визуализации, и описывается с конкретным применением к компьютерной томографии (КТ). Однако, последующее также пригодно для других методов визуализации.

Сканер компьютерной томографии (КТ) включает в себя рентгеновскую трубку, установленную на поворачиваемую гантри, которая вращается вокруг области исследования относительно продольной или z-оси. Рентгеновская трубка испускает ионизирующее излучение, которое проходит сквозь область исследования и субъект или объект в ней. Детекторная матрица противолежит дуге арки напротив области исследования от рентгеновской трубки. Детекторная матрица обнаруживает излучение, которое проходит сквозь область исследования, и формирует сигнал, указывающий его. Модуль реконструкции обрабатывает сигнал и реконструирует данные объемного изображения, указывающие область исследования. Реконструированное объемное изображение может быть дополнительно обработано, чтобы сгенерировать одно или более изображений области исследования.

Детекторная матрица включает в себя интегрирующий детектор с матрицей сцинтилляторов, оптически соединенной и установленной на одну сторону матрицы фотодатчиков, и ASIC, установленной на противоположную сторону матрицы фотодатчиков. ASIC включает в себя каналы, которые находятся в электрическом соединении с электрическими контактами фоточувствительных пикселов. Например, детектор с матрицей фотодатчиков с 64 фоточувствительными пикселами имеет ASIC с 64 соответствующими каналами. В целом, ASIC оптимизируется для конкретных чисел пикселов, например, с 64, 128, 256 или 512 каналами. Однако это ограничивает применимость ASIC конкретной продуктовой линейкой. Например, ASIC, оптимизированная для 64 каналов, в целом, ограничивается системой визуализации с детекторной матрицей, имеющей матрицу фотодатчиков с 64 фоточувствительными пикселами.

Как следствие, множество различных конфигураций детекторов (например, с 64, 128, 256, 512 и т.д. фоточувствительными пикселами) для различных конфигураций системы визуализации требуют соответствующего множества различных оптимизированных ASIC (например, с 64, 128, 256, 512 и т.д. каналами). К сожалению, это ведет к неэффективному производству. Например, разработка конкретной ASIC может занимать два года, при этом стоимость каждой составляет свыше одного миллиона долларов, и каждая ASIC характеризуется и признается годной с помощью специального испытательного оборудования. В другом примере ASIC (которая оптимизируется для детектора со 128 фоточувствительными пикселами), которая имеет неправильно функционирующие каналы при испытании, была бы отбракована, снижая общий выход готовых изделий. Подход для преодоления некоторых из неэффективностей заключается в использовании более дорогостоящих ASIC (например, с 512 каналами) для всех конфигураций системы визуализации. К сожалению, это может быть недопустимым по размеру и стоимости для бюджетных (например, с менее чем 512 фоточувствительными пикселами) систем визуализации.

Аспекты, описанные в данном документе, решают вышеописанные и другие проблемы.

Последующее описывает единую модульную ASIC, которая является разделяемой на одну или более полностью функциональных ASIC с уменьшенным количеством каналов, которые могут быть использованы в различных конфигурациях детектора (например, с 1, 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024 и т.д. пикселами). С помощью такого подхода ASIC с большим числом каналов (например, 512 или более каналов) может быть изготовлена (например, с небольшим размером элемента в 0,05-0,20 микрон) и испытана, а затем использована в детекторе высокой четкости или физически разделена, чтобы создавать одну или более ASIC с уменьшенным числом каналов (например, с 64 каналами) для детектора более низкой четкости или с меньшим числом пикселов. В результате, множество ASIC с различным числом каналов может быть создано из единого производства, оптимизируя как стоимость, так и размер между различными конфигурациями детектора.

В одном аспекте детекторная матрица системы визуализации включает в себя плиточный детектор. Плиточный детектор включает в себя матрицу фотодатчиков, включающую в себя множество пикселов фотодатчиков. Плиточный детектор дополнительно включает в себя матрицу сцинтилляторов, оптически соединенную с матрицей фотодатчиков. Плиточный детектор дополнительно включает в себя слой электронных схем, который электрически соединен с матрицей фотодатчиков. Слой электронных схем включает в себя множество отдельных областей обработки. Каждая область обработки включает в себя предварительно определенное число каналов, соответствующее подмножеству из упомянутого множества пикселов фотодатчиков. Области обработки находятся в электрическом соединении друг с другом. Каждая область обработки включает в себя свои собственные цепи опорного напряжения и напряжения смещения.

В другом аспекте способ включает в себя изготовление и испытание ASIC, которая включает в себя первое число областей обработки. Каждая область обработки включает в себя предварительно определенное число каналов. Каждая область обработки включает в себя свои собственные цепи опорного напряжения и напряжения смещения. Способ дополнительно включает в себя нарезание ASIC на по меньшей мере две полностью функциональные ASIC с уменьшенным числом каналов, соответственно имеющих второе и третье число каналов. Второе и третье число каналов меньше первого числа каналов. Способ дополнительно включает в себя применение по меньшей мере одной из упомянутых по меньшей мере двух полностью функциональных ASIC с уменьшенным числом каналов в детекторной матрице системы визуализации.

В другом аспекте ASIC для плиточного детектора визуализации включает в себя множество отдельных областей обработки, каждая область обработки включает в себя предварительно определенное число каналов, соответствующих поднабору из множества пикселов фотодатчиков плиточного детектора, при этом области обработки находятся в электрическом соединении друг с другом, а каждая область обработки включает в себя свои собственные цепи опорного напряжения и напряжения смещения.

Изобретение может принимать форму различных компонентов и компоновок компонентов, а также различных этапов и компоновок этапов. Чертежи служат только для целей иллюстрации предпочтительных вариантов осуществления и не должны рассматриваться как ограничивающие изобретение.

Фиг. 1 схематично иллюстрирует примерную систему визуализации с детекторной матрицей, которая включает в себя по меньшей мере субфрагмент единой модульной ASIC, которая является разделяемой на одну или более полностью функциональных ASIC с уменьшенным числом каналов.

Фиг. 2 схематично иллюстрирует примерный плиточный детектор, который включает в себя единую модульную ASIC.

Фиг. 3 схематично иллюстрирует пример единой модульной ASIC с MxN областей обработки.

Фиг. 4 схематично иллюстрирует пример единой модульной ASIC с четырьмя (M=N=2, или 2×2) областями обработки и цифровыми и аналоговыми областями.

Фиг. 5 схематично иллюстрирует пример нарезания ASIC с уменьшенным числом каналов из единой модульной ASIC на фиг. 4.

Фиг. 6 схематично иллюстрирует другой пример нарезания ASIC с уменьшенным числом каналов из единой модульной ASIC на фиг. 4.

Фиг. 7 схематично иллюстрирует еще один пример нарезания ASIC с уменьшенным числом каналов из единой модульной ASIC на фиг. 4.

Фиг. 8 схематично иллюстрирует пример ASIC, в которой каждая область обработки включает в себя свои собственные внутренние цепи опорного напряжения и напряжения смещения.

Фиг. 9 схематично иллюстрирует ASIC с фиг. 8, в которой ASIC нарезается на кристаллы.

Фиг. 10 схематично иллюстрирует вид сбоку ASIC, показывающий металлические слои ASIC.

Фиг. 11 схематично иллюстрирует иерархически организованное представление ASIC, показывающее электрические соединения через области обработки ASIC.

Фиг. 12 схематично иллюстрирует вариант фиг. 4, в котором области обработки располагаются между цифровыми областями.

Фиг. 13 схематично иллюстрирует вариант с фиг. 8, в котором цепи опорного напряжения и напряжения смещения являются внешними по отношению к областям обработки.

Фиг. 14 иллюстрирует способ в соответствии с системой, описанной в данном документе.

Фиг. 1 иллюстрирует систему 100 визуализации, такую как сканер компьютерной томографии (КТ). Система 100 визуализации включает в себя, как правило, неподвижный гантри 102 и поворотный гантри 104. Поворотный гантри 104 поддерживается с возможностью вращения посредством неподвижного гантри 102 и вращается вокруг области 106 исследования относительно продольной или z-оси. Источник 108 излучения, такой как рентгеновская трубка, поддерживается посредством и вращается вместе с поворотным гантри 104 и испускает излучение, которое пересекает область 106 исследования.

Чувствительная к излучению детекторная матрица 112 противолежит дуге арки напротив источника(ов) 108 излучения через область 106 исследования и обнаруживает излучение, пересекающее область 106 исследования. Чувствительная к излучению детекторная матрица 112 включает в себя множество детекторных модулей 114, размещенных относительно друг друга в направлении, поперечном z-оси. Детекторный модуль 114 включает в себя множество мозаичных детекторов или плиток 116, размещенных относительно друг друга вдоль z-оси. Неограничивающий пример такой детекторной матрицы описывается в патенте США 6510195B1, зарегистрированном 18 июля 2001 года и озаглавленном "Solid State X-Radiation Detector Modules and Mosaics thereof, and an Imaging Method and Apparatus Employing the Same", который включен в данный документ по ссылке в своей полноте.

Кратко обратимся к фиг. 2, где схематично иллюстрируется пример плиточного детектора 116. Плиточный детектор 116 является интегрирующим детектором, включающим в себя слой 202 фотодатчика, который включает в себя множество фоточувствительных пикселов 204 на первой стороне 208. Иллюстрированный слой 202 фотодатчика подсвечивается сзади с помощью электродов (не видны), которые связывают фоточувствительные пикселы 204 с контактными площадками или т.п. (не видны), расположенными на второй противоположной стороне 210 фотодатчика 202. В варианте фотодатчик 202 может быть фотодатчиком с передней подсветкой с переходными отверстиями(включающим в себя, но не только, переходные сквозь кремний, TSV), которые направляют сигналы с первой стороны 208 к контактным площадкам на противоположной стороне 210. В другом варианте плиточный детектор 116 может быть многослойным, спектральным (многоэнергетическим) плиточным детектором с множеством пар сцинтиллятор/фотодатчик, каждая из которых чувствительна к различному диапазону энергии фотона.

Плиточный детектор 116 дополнительно включает в себя слой 212 сцинтиллятора. Слой 212 сцинтиллятора может быть единым слоем или включать в себя множество пикселов сцинтиллятора (пиксельным). В последнем случае слой 212 сцинтиллятора может включать в себя число пикселов сцинтиллятора, соответствующих числу фоточувствительных областей для соотношения один к одному между пикселом сцинтиллятора и фоточувствительной областью 204. В еще одном случае различные пикселы сцинтиллятора могут соответствовать различным подгруппам фоточувствительных областей 204. Слой 212 сцинтиллятора оптически соединяется с фотодатчиком 202.

Плиточный детектор 116 дополнительно включает в себя слой 214 электронных схем (например, ASIC) с электрически проводящими площадками 216, которые соединяются с контактными площадками фоточувствительных пикселов 204. ASIC или ASIC на подложке 214 включает в себя канал для каждого из фоточувствительных пикселов 204, вместе с цифровой и аналоговой схемой. Такая схема включает в себя аналого-цифровой преобразователь, который реализуется как преобразователь ток-частота (I/F), который генерирует цепочку импульсов с частотой импульсов, указывающей рентгеновские фотоны, падающие на пиксел детектора. Примеры такого преобразователя описываются в патенте США 6671345 B2 Вреттоса и др., зарегистрированном 7 ноября 2001 года и озаглавленном "Data Acquisition for Computed Tomography", который включен в данный документ по ссылке в своей полноте, и "A New 2D-Tiled Detector for Multislice CT", Лахта и др., Medical Imaging 2006: Physics of Medical Imaging, том 6142, сс. 275-286 (2006).

Иллюстрированная ASIC или ASIC на подложке 214 является модульной ASIC с единичным цельным кристаллом 218, который является разделяемым на одну или более ASIC с уменьшенным числом каналов, которые могут быть использованы в различных конфигурациях детектора (например, 1, 2, 8, 16, 32, 64, 128, 256, 512, 1024 и т.д. фоточувствительных пикселов). Цельный кристалл 218 может включать в себя по меньшей мере одно из гибкого, керамического, кремниевого и т.д. материала, платы печатного монтажа (PCB) и т.д. Как описано более подробно ниже, единый цельный кристалл 218 заполнен электронными схемами, так что отдельные ASIC с уменьшенным числом каналов включают в себя подходящие электронные схемы, которые должны быть полностью функциональными ASIC с уменьшенным числом каналов. По существу, неэффективность производства может быть смягчена посредством изготовления и испытания одной модульной ASIC 218 и создания множества ASIC 218 с требуемым размером каналов из нее, без привнесения запретительных ограничений по размеру и стоимости на бюджетные системы.

Этот подход может также улучшать выход готовых изделий, поскольку ASIC 218, которая имеет улучшенные функционирующие каналы, может быть нарезана на кристаллы, чтобы формировать ASIC с уменьшенным числом каналов с правильно функционирующими каналами, вместо отбраковки всей ASIC или ASIC на подложке 214. В целом, число каналов ASIC должно соответствовать числу каналов обнаружения, таким образом, каждый фотодиод будет соединен с одним предварительным усилителем. Если ASIC имеет больше каналов, она будет потреблять больше энергии и физического пространства в области, которая зачастую уже плотно заполнена. В одном примере ASIC конкретного размера (например, с 512 каналами) изготавливается и проходит отбор, а впоследствии используется, чтобы создавать ASIC с 512 каналами или подблоки типа 256, 128 или 64-канальных ASIC. Это может приводить в результате к прямой экономии затрат и к непрямым экономиям затрат, например, вследствие широкого использования одного типа ASIC. Базовая ASIC будет служить множеству типов детекторов, каждый с различным числом входных каналов.

Возвращаясь к фиг. 1, опора 118 для пациента, такая как кушетка, поддерживает объект или субъект, такого как пациент-человек, в области 106 исследования. Опора 118 для пациента выполнена с возможностью перемещать объект или субъект в и/или из области 106 исследования до, во время и/или после сканирования объекта или субъекта. Реконструктор 120 реконструирует сигнал из детекторной матрицы 112 и генерирует данные объемного изображения, указывающие его. Данные объемного изображения могут быть дополнительно обработаны, чтобы сгенерировать одно или более изображений, которые могут быть представлены через дисплей, сняты на пленку или иначе выведены.

Вычислительная система общего назначения служит в качестве консоли 122 оператора. Консоль 122 включает в себя один или более процессоров, которые исполняют одну или более машиночитаемых инструкций (программное обеспечение), сохраненных или закодированных в машиночитаемом носителе информации, локальном или удаленном по отношению к системе 100. Программное обеспечение, постоянно находящееся в консоли 122, предоставляет возможность оператору управлять работой системы 100, инициируя сканирование и т.д. Консоль 122 также включает в себя устройство вывода, такое как дисплей, и устройство ввода, такое как клавиатура, мышь, сенсорный экран и т.д.

Фиг. 3 схематично иллюстрирует пример единой модульной ASIC или ASIC на подложке 214. ASIC 218 включает в себя отдельно и независимо полностью функционирующие области 302 обработки. Каждая область 302 обработки включает в себя каналы, которые взаимодействуют с фоточувствительными пикселами 204 (фиг. 2), и схемы для обработки электрических сигналов, генерируемых посредством и получаемых от фоточувствительных пикселов 204.

В иллюстрированном варианте осуществления области 302 обработки отделены друг от друга посредством областей 304 разделения (которые очерчены на фиг. 3 посредством воображаемых прерывистых линий), которые находятся в общих или совместно используемых областях ASIC, например, совместно используемых аналоговых и/или цифровых областях, совместно используемых между областями 302 обработки. На фиг. 3 представлены N рядов и M столбцов областей 302 обработки, где N и M являются положительными целыми числами.

Фиг. 4 показывает ASIC 218 с фиг. 3 для N=M=2. На фиг. 4 каждая из областей 302₁, 302₂, 302₃ и 302₄ обработки включает в себя матрицу из J каналов 402 (где J - это положительное целое число) и субфрагмент 404 общей цифровой области 406 и субфрагмент 408 общей аналоговой области 410. Области 304 разделения находятся в общей цифровой области 406 и общей аналоговой области 410.

Обращаясь к фиг. 5, одна из областей 302 обработки (т.е., область 302₁ обработки) показана отрезанной и отделенной от единой модульной ASIC 214. Кристалл ASIC 218 нарезается, как будет понятно для специалистов в области изготовления ASIC, например, посредством лазерной резки, механической распиловки, скрайбирования и отламывания и/или другой нарезки. Небольшая процентная доля кристалла ASIC будет потеряна вследствие нарезки, например, около 150 микрон или менее. Однако ASIC 218 может быть изготовлена, чтобы принимать это во внимание, при необходимости.

На фиг. 5 ASIC 218 нарезается в областях 304 разделения. Единая модульная ASIC 218 перед нарезкой включала в себя четыре области 302 обработки, каждая с J каналами, предоставляющими 4J каналов для пиксельной матрицы фотодатчиков с 4J пикселами. Нарезаемая область 302₁ обработки предоставляет J каналов для пиксельной матрицы фотодатчика с J пикселами. Остальная часть единой модульной ASIC 218 может быть использована с пиксельной матрицей фотодатчика с 3J пикселами или дополнительно нарезана, чтобы предоставлять еще три ASIC с J каналами или другую ASIC с J каналами и ASIC с 2J каналами.

На фиг. 6 пара соседних областей 302 обработки показана нарезанной от единой модульной ASIC 218. На фиг. 6 ASIC 218 нарезается в области 304 разделения в общей аналоговой схеме 408 и приводит в результате к 2J каналам для пиксельной матрицы фотодатчика с 2J пикселами. Остальная часть единой модульной ASIC 214 может быть использована с пиксельной матрицей фотодатчика с 2J пикселами или дополнительно нарезана, чтобы предоставлять две J-канальных ASIC.

На фиг. 7 другая пара соседних областей 302 обработки показана нарезанной от единой модульной ASIC 218. На фиг. 7 ASIC 218 нарезается в области 304 разделения в общей цифровой схеме 404 и приводит в результате к 2J каналам для пиксельной матрицы фотодатчика с 2J пикселами. Остальная часть единой модульной ASIC 218 может быть использована с пиксельной матрицей фотодатчика с 2J пикселами или дополнительно нарезана, чтобы предоставлять две J-канальных ASIC.

Фиг. 8 схематично иллюстрирует вариант осуществления ASIC 218, в которой каждая из разделяемых областей 302 обработки включает в себя свою собственную цепь 802 опорного напряжения и цепь 804 напряжения смещения, которые являются внутренними по отношению к областям 302 обработки. По существу, ASIC 218 будет включать в себя дублирующую цепь 802 опорного напряжения и цепь 804 напряжения смещения. С такой конфигурацией нарезка кристалла ASIC, как показано на фиг. 5 (или иначе), представляет полностью функциональные ASIC 902 с уменьшенным числом каналов, как показано на фиг. 9.

Фиг. 10 и 11 соответственно показывают виды 1200 и 1300 сбоку и иерархическое организованное представление двух областей 302₁ и 302₂ обработки ASIC 218. ASIC 218 включает в себя подложку 1202 кристалла и множество слоев 1004₁, 1004₂, 1004₃, 1004₄, …, 1004_k металлизации (где k - это положительное целое число), совокупно называемых слоями 1004 металлизации. Пассивирующие слои 1006 находятся между слоями металлизации.

Переходные отверстия 1008 обеспечивают пути для электрических соединений между слоями 1004 металлизации и подложкой 1002. Электрические пути 1004 пересекают области 304 разделения. В целом, разделение между слоями 1004 металлизации и ширины 1102 электрических цепей 1104, которые идут между двумя областями 302₁ и 302₂ обработки, имеют соответствующий размер, так что нарезка не делает электрические соединения на краях нефункциональными.

Фиг. 12 показывает разновидность ASIC 218 с фиг. 4, в которой области 302 обработки располагаются между (например, помещены посредине) первым и вторым субфрагментами 1202₁ и 1202₂ области 406 цифровых схем, вместо того, что цифровая схема 406 находится между (т.е., помещена посредине) областями 302 обработки.

Фиг. 13 схематично иллюстрирует вариант с фиг. 8, в котором цепь 802 опорного напряжения и цепь 804 напряжения смещения являются внешними по отношению к областям 302 обработки. Каждая из областей 302 обработки включает в себя электрические контакты 1302 и 1304 для внешней цепи 802 опорного напряжения и цепи 804 напряжения смещения. В другом варианте по меньшей мере одна из цепи 802 опорного напряжения или цепи 804 напряжения смещения для области 302 обработки является внутренней по отношению к области 302 обработки (фиг. 8) и по меньшей мере одна из цепи 802 опорного напряжения или цепи 804 напряжения смещения для области 302 обработки является внешней по отношению к области 302 обработки (фиг. 13).

Фиг. 14 иллюстрирует примерный способ в соответствии с описанием в данном документе.

Должно быть понятно, что порядок действий в способах, описанных в данном документе, не является ограничивающим. В этой связи, другие последовательности рассматриваются в данном документе. Кроме того, одно или более действий могут быть исключены и/или одно или более дополнительных действий могут быть включены.

На этапе 1402, ASIC, включающая в себя предварительно определенное первое число каналов и множество областей обработки, каждая из которых включает в себя свои собственные электрические цепи опорного напряжения и напряжения смещения, изготавливают и испытывают. Как обсуждено в данном документе, ASIC является единой модульной ASIC, с единым цельным кристаллом, который является разделяемым на одну или более ASIC с уменьшенным числом каналов.

На этапе 1404 ASIC делят на по меньшей мере две полностью функциональные ASIC с уменьшенным числом каналов, соответственно имеющих второе и третье число каналов, при этом второе и третье число каналов меньше первого числа каналов.

На этапе 1406 упомянутую по меньшей мере одну из по меньшей мере двух полностью функциональных ASIC с уменьшенным числом каналов применяют в детекторной матрице системы визуализации.

На этапе 1408 субъект или объект сканируют с помощью системы визуализации.

Изобретение было описано со ссылкой на предпочтительные варианты осуществления. Очевидно, что после прочтения и понимания вышеприведенного подробного описания могут выполняться модификации и изменения. Изобретение должно трактоваться как включающее в себя все подобные модификации и изменения в той мере, в какой они попадают в пределы объема прилагаемой формулы изобретения или ее эквивалентов.

Использование: для обнаружения излучения. Сущность изобретения заключается в том, что детекторная матрица системы визуализации включает в себя плиточный детектор, плиточный детектор включает в себя матрицу фотодатчиков, включающую в себя множество фоточувствительных пикселов, плиточный детектор дополнительно включает в себя матрицу сцинтилляторов, оптически связанную с матрицей фотодатчиков, плиточный детектор дополнительно включает в себя слой электронных схем или ASIC на подложке, который электрически соединен с матрицей фотодатчиков, слой электронных схем включает в себя множество отдельных и разделяемых областей обработки, при этом каждая область обработки включает в себя предварительно определенное число каналов, соответствующее подмножеству из множества пикселов фотодатчиков, области обработки находятся в электрическом соединении друг с другом, каждая область обработки включает в себя свои собственные электрические цепи опорного напряжения и напряжения смещения. Технический результат: обеспечение возможности создания одной или более ASIC с уменьшенным числом каналов для детектора с более низкой четкостью или с меньшим числом пикселов. 2 н. и 13 з.п. ф-лы, 14 ил.

1. Детекторная матрица (112) системы визуализации, содержащая:

плиточный детектор (116), включающий в себя:

матрицу (202) фотодатчиков, включающую в себя множество пикселов (204) фотодатчиков;

матрицу (212) сцинтилляторов, оптически соединенную с матрицей фотодатчиков; и

слой (214) электронных схем, электрически соединенный с матрицей фотодатчиков, причем слой электронных схем включает в себя множество отдельных областей (302) обработки, каждая область обработки включает в себя предварительно определенное число каналов, соответствующих подмножеству упомянутого множества пикселов фотодатчиков, при этом области обработки находятся в электрическом соединении друг с другом, и каждая область обработки включает в себя свои собственные электрические цепи (802, 804) опорного напряжения и напряжения смещения.

2. Детекторная матрица системы визуализации по п. 1, причем слой электронных схем является субфрагментом единого цельного кристалла (218), который включает в себя множество слоев электронных схем.

3. Детекторная матрица системы визуализации по п. 2, причем слой электронных схем дополнительно включает в себя:

субфрагмент области цифровых электронных схем, совместно используемый по меньшей мере двумя соседними слоями электронных схем из упомянутого множества слоев электронных схем единого цельного кристалла.

4. Детекторная матрица системы визуализации по п. 3, причем область цифровых электронных схем находится между по меньшей мере двумя из областей обработки.

5. Детекторная матрица системы визуализации по п. 4, причем область цифровых электронных схем содержит: первый субфрагмент (1202₁) и второй субфрагмент (1202₂), при этом область обработки находится между первым субфрагментом и вторым субфрагментом области цифровых электронных схем.

6. Детекторная матрица системы визуализации по любому из пп. 2-5, причем слой электронных схем дополнительно содержит:

субфрагмент области аналоговых электронных схем, совместно используемый по меньшей мере двумя соседними слоями электронных схем из упомянутого множества слоев электронных схем единого цельного кристалла.

7. Детекторная матрица системы визуализации по любому из пп. 2-6, причем единый кристалл включает в себя 512 каналов, а слой электронных схем плиточного детектора включает в себя менее 512 каналов.

8. Детекторная матрица системы визуализации по любому из пп. 2-6, причем слой электронных схем плиточного детектора включает в себя первое число каналов, при этом первое число каналов состоит из группы, состоящей из 16, 32, 64, 128 или 256 каналов, а единый кристалл включает в себя второе число каналов, при этом второе число каналов больше первого числа каналов.

9. Детекторная матрица системы визуализации по любому из пп. 1-6, причем электрические цепи опорного напряжения и напряжения смещения одной из областей обработки являются внутренними по отношению к одной из областей обработки.

10. Детекторная матрица системы визуализации по любому из пп. 1-9, причем электрические цепи опорного напряжения и напряжения смещения одной из областей обработки являются внешними по отношению к одной из областей обработки.

11. Детекторная матрица системы визуализации по любому из пп. 1-10, при этом слой электронных схем является субфрагментом изготовленного кристалла, имеющим как функциональные, так и нефункциональные каналы, при этом слой электронных схем включает в себя функциональные каналы и не включает в себя нефункциональные каналы изготовленного кристалла.

12. Детекторная матрица системы визуализации по любому из пп. 1-11, причем слой электронных схем дополнительно содержит:

преобразователь тока в частоту (I/F), который генерирует цепочку импульсов с частотой импульсов, указывающей рентгеновские фотоны, падающие на пиксел фотодатчика.

13. Детекторная матрица системы визуализации по любому из пп. 1-12, причем слой электронных схем дополнительно содержит:

по меньшей мере одно из гибкого материала, керамического материала, кремниевого материала или платы печатного монтажа.

14. Способ для изготовления модульной ASIC системы визуализации, содержащий:

изготовление и испытание ASIC, которая включает в себя первое число областей обработки, причем каждая область обработки включает в себя предварительно определенное число каналов и каждая область обработки включает в себя свои собственные электрические цепи опорного напряжения и напряжения смещения;

нарезание ASIC на по меньшей мере две полностью функциональные ASIC с уменьшенным числом каналов, соответственно имеющие второе и третье число каналов, при этом второе и третье число каналов меньше первого числа каналов; и

применение по меньшей мере одной из упомянутых по меньшей мере двух полностью функциональных ASIC с уменьшенным числом каналов в детекторной матрице системы визуализации.

15. Способ по п. 14, при этом упомянутые по меньшей мере две полностью функциональные ASIC с уменьшенным числом каналов включают в себя по меньшей мере один из субфрагмента области цифровых электронных схем, совместно используемого упомянутыми по меньшей мере двумя полностью функциональными ASIC с уменьшенным числом каналов перед нарезанием, или субфрагмента области цифровых электронных схем, совместно используемого упомянутыми по меньшей мере двумя полностью функциональными ASIC с уменьшенным числом каналов переднарезанием.