СИСТЕМА ВОЗБУЖДЕНИЯ СИНХРОННОГО ГЕНЕРАТОРА Российский патент 2024 года по МПК H02P9/14 

Изобретение относится к электрическим машинам, а именно к регулированию возбуждения синхронных генераторов, применяемых в автономных источниках электрической энергии.

Известны системы возбуждения синхронных генераторов, содержащие регуляторы напряжения (угольные, импульсные, вибрационные) /1/.

Недостатком этих систем является невысокое быстродействие, так как регуляторы производят регулирование по отклонению напряжения.

Известны системы возбуждения синхронных генераторов, содержащие элементы компаундирования (резисторы, автотрансформаторы, суммирующие трансформаторы) /2/.

Недостатком этих систем является невысокая точности, так как они производят регулирование по главному возмущающему фактору, не учитывая остальные возмущения.

Известны комбинированные системы возбуждения синхронного генератора, содержащие суммирующий трансформатор, осуществляющий фазовое компаундирование и корректор напряжения, осуществляющий управление компаундированием /3/.

Их недостатком является не высокая форсировочная способность и как следствие невозможность пуска асинхронных двигателей с короткозамкнутым ротором соизмеримых по мощности с генератором.

Наиболее близким по технической сущности к изобретению является

система возбуждения синхронного генератора с управляемой двунаправленной внешней форсировкой, содержащая внешний источник постоянного тока, первый и второй выпрямители, шунт, формирователь-ограничитель, первый RS-триггер, первый и второй дифференциаторы, первый и второй регистры памяти, задающий регистр, аналого-цифровой преобразователь, генератор стабильных импульсов, распределитель импульсов, вычитатель, первый числовой компаратор, первый электронный ключ, логический элемент НЕ, первый логический элемент И, первый логический элемент ИЛИ, связанный первым входом с шиной ПУСК, синхронный генератор, суммирующий трансформатор и корректор напряжения, вход которого подключен к обмотке якоря генератора, а выход - к обмотке управления суммирующего трансформатора, вторичная обмотка которого подключена к входу первого выпрямителя, первичная обмотка тока суммирующего трансформатора включена последовательно с первичной обмоткой трансформатора тока и обмоткой якоря генератора, а первичная обмотка напряжения подключена к зажимам генератора, причем единичный вход первого RS-триггера, связан с выходом первого дифференциатора, а сбросовый вход - с выходом второго дифференциатора, подключенного входом к выходу первого логического элемента И, первый вход которого связан с выходом БОЛЬШЕ первого числового компаратора, а второй вход - с выходом логического элемента НЕ, подключенного входом к выходу формирователя-ограничителя, вход которого связан с выходом второго выпрямителя, который подключен входом к потенциальным зажимам шунта, включенного в цепь вторичной обмотки трансформатора тока, кроме того выход второго выпрямителя подключен к входу аналого-цифрового преобразователя, разряды выхода которого связаны с соответствующими разрядами информационных входов первого и второго регистров памяти, входы записи которых соединены соответственно с первым и вторым выходом распределителя импульсов, подключенного входом к выходу генератора импульсов стабильной частоты, при этом соответствующие разряды выходов первого и второго регистров памяти подключены соответственно к первому и второму входам вычитателя, разряды выхода которого соединены с соответствующими разрядами первого входа числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода задающего регистра, а разряды выхода четвертым регистром памяти подключены к соответствующим разрядам первого входа третьего компаратора, разряды второго входа которого связаны с соответствующими разрядами входа четвертого и выхода третьего регистра памяти, а выходы БОЛЬШЕ и РАВНО - с первым входом третьего логического элемента И, выход МЕНЬШЕ - с первым входом второго логического элемента И, второй вход которого связан с вторым входом третьего логического элемента И и выходом третьего дифференциатора, подключенного входом к выходу МЕНЬШЕ второго числового компаратора, выходы БОЛЬШЕ и РАВНО которого подключены к входу четвертого дифференциатора, связанного выходом с входам записи третьего регистра памяти, разряды информационного входа которого соединены с соответствующими разрядами выхода аналого-цифрового преобразователя и первого входа второго числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода третьего регистра памяти, сбросовый вход которого подключен к выходу второго логического элемента ИЛИ, соединенного первым входом с шиной ПУСК и сбросовым входом четвертого регистра памяти, а вторым входом - с выходом элемента задержки, связанного входом с входом записи четвертого регистра памяти и выходом пятого дифференциатора, вход которого соединен с выходом логического элемента НЕ и первым входом четвертого логического элемента И, второй вход которого подключен к выходам МЕНЬШЕ и РАВНО первого компаратора, а выход - к входу первого дифференциатора, кроме того выход второго логического элемента И, связан с единичным входом второго RS-триггера, сбросовый вход которого соединен с выходом третьего логического элемента И, инверсный выход - с первым входом, а прямой выход - со вторым входом шестого электронного ключа, первый выход которого соединен с управляющими входами четвертого и пятого электронного ключа, а второй выход - со вторым входом первого логического элемента ИЛИ, связанного первым входом с шиной ПУСК, а выходом - с управляющими входами третьего и второго электронного ключа, причем управляющий вход шестого электронного ключа подключен к инверсному выходу первого RS-триггера, подключенного прямым выходом к управляющему входу первого электронного ключа, связанного входом с входами третьего и четвертого электронного ключа и положительным полюсом первого выпрямителя, отрицательный полюс которого подключен к первому зажиму индуктора, соединенного вторым зажимом с выходами первого, второго и пятого электронного ключа, вход которого связан с первым зажимом резистора, выходом третьего электронного ключа и отрицательным полюсом внешнего источника постоянного тока, положительный полюс которого соединен с коллектором транзистора, эмиттер которого подключен ко второму зажиму резистора, выходу четвертого и входу второго электронного ключа, кроме того база транзистора подключена к выходу цифро-аналогового преобразователя, разряды входа которого связаны с соответствующими разрядами выхода вычитателя /4/.

Недостатком прототипа является возможное перераспределение реактивной мощности при параллельной работе во время переходного процесса с перегрузкой генератора.

Цель изобретения - расширение функциональны возможностей.

Цель изобретения достигается тем, система возбуждения синхронного генератора, содержащая внешний источник постоянного тока, первый и второй выпрямители, шунт, формирователь-ограничитель, первый RS-триггер, первый и второй дифференциаторы, первый и второй регистры памяти, первый задающий регистр, аналого-цифровой преобразователь, генератор стабильных импульсов, распределитель импульсов, вычитатель, первый числовой компаратор, первый электронный ключ, логический элемент НЕ, первый логический элемент И, первый логический элемент ИЛИ, синхронный генератор, суммирующий трансформатор и корректор напряжения, вход которого подключен к обмотке якоря генератора, а выход - к обмотке управления суммирующего трансформатора, вторичная обмотка которого подключена к входу первого выпрямителя, первичная обмотка тока суммирующего трансформатора включена последовательно с первичной обмоткой трансформатора тока и обмоткой якоря генератора, а первичная обмотка напряжения подключена к зажимам генератора, причем единичный вход первого RS-триггера, связан с выходом первого дифференциатора, а сбросовый вход - с выходом второго дифференциатора, подключенного входом к выходу первого логического элемента И, первый вход которого связан с выходом БОЛЬШЕ первого числового компаратора, а второй вход - с выходом логического элемента НЕ, подключенного входом к выходу формирователя-ограничителя, вход которого связан с выходом второго выпрямителя, который подключен входом к потенциальным зажимам шунта, включенного в цепь вторичной обмотки трансформатора тока, кроме того выход второго выпрямителя подключен к входу аналого-цифрового преобразователя, разряды выхода которого связаны с соответствующими разрядами информационных входов первого и второго регистров памяти, входы записи которых соединены соответственно с первым и вторым выходом распределителя импульсов, подключенного входом к выходу генератора импульсов стабильной частоты, при этом соответствующие разряды выходов первого и второго регистров памяти подключены соответственно к первому и второму входам вычитателя, разряды выхода которого соединены с соответствующими разрядами первого входа числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода первого задающего регистра, а разряды выхода четвертого регистра памяти подключены к соответствующим разрядам первого входа третьего компаратора, разряды второго входа которого связаны с соответствующими разрядами входа четвертого и выхода третьего регистра памяти , а выходы БОЛЬШЕ и РАВНО третьего компаратора - с первым входом третьего логического элемента И, выход МЕНЬШЕ - с первым входом второго логического элемента И, второй вход которого связан с вторым входом третьего логического элемента И и выходом третьего дифференциатора, подключенного входом к выходу МЕНЬШЕ второго числового компаратора, выходы БОЛЬШЕ и РАВНО которого подключены к входу четвертого дифференциатора, связанного выходом с входам записи третьего регистра памяти, разряды информационного входа которого соединены с соответствующими разрядами выхода аналого-цифрового преобразователя и первого входа второго числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода третьего регистра памяти, сбросовый вход которого подключен к выходу второго логического элемента ИЛИ, соединенного первым входом с шиной ПУСК и сбросовым входом четвертого регистра памяти, а вторым входом - с выходом элемента задержки, связанного входом с входом записи четвертого регистра памяти и выходом пятого дифференциатора, вход которого соединен с выходом логического элемента НЕ и первым входом четвертого логического элемента И, второй вход которого подключен к выходам МЕНЬШЕ и РАВНО первого компаратора, а выход - к входу первого дифференциатора, кроме того выход второго логического элемента И, связан с единичным входом второго RS-триггера, сбросовый вход которого соединен с выходом третьего логического элемента И, инверсный выход - с первым входом, а прямой выход - со вторым входом шестого электронного ключа, первый выход которого соединен с управляющими входами четвертого и пятого электронного ключа, а второй выход - со вторым входом первого логического элемента ИЛИ, связанного первым входом с шиной ПУСК, а выходом - с управляющими входами третьего и второго электронного ключа, причем управляющий вход шестого электронного ключа подключен к инверсному выходу первого RS-триггера, подключенного прямым выходом к управляющему входу первого электронного ключа, связанного входом с входами третьего и четвертого электронного ключа и положительным полюсом первого выпрямителя, отрицательный полюс которого подключен к первому зажиму индуктора, соединенного вторым зажимом с выходами первого, второго и пятого электронного ключа, вход которого связан с первым зажимом резистора, выходом третьего электронного ключа и отрицательным полюсом внешнего источника постоянного тока, положительный полюс которого соединен с коллектором транзистора, эмиттер которого подключен ко второму зажиму резистора, выходу четвертого и входу второго электронного ключа, кроме того база транзистора подключена к выходу цифро-аналогового преобразователя, снабжена датчиком полной мощности, четвертым числовым компаратором, вторым задающим регистром, делителем импульсов, пятым логическим элементом И и вычитающим счетчиком, разряды выхода которого соединены с соответствующими разрядами входа цифро-аналогового преобразователя, разряды входа исходного числа - с соответствующими разрядами выхода вычитателя, вход записи исходного числа - с выходом пятого дифференциатора, а вычитающий вход - с выходом пятого логического элемента И, первый вход которого связан с выходом делителя импульсов, а его второй вход - с выходом БОЛЬШЕ четвертого числового компаратора, разряды второго входа которого подключены к соответствующим разрядам выхода второго задающего регистра, а разряды первого входа - к соответствующим разрядам выхода датчика полной мощности, включенного в рассечку шин синхронного генератора.

Датчик полной мощности, четвертый числовой компаратор, второй задающий регистр и их связи обеспечивают фиксацию факта перегрузки генератора в процессе форсировки возбуждения. Делитель импульсов, пятый логический элементом И и вычитающий счетчик производят ограничение возбуждения.

На фиг.1 представлена схема системы возбуждения синхронного генератора.

Система возбуждения включает синхронный генератор 1, имеющий обмотку якоря 2 и обмотку индуктора 3, которая подключена к выходу первого выпрямителя 4, суммирующий трансформатор 5, имеющий четыре обмотки: первичную токовую 6; первичную обмотку напряжения 7; вторичную обмотку 8 и обмотку управления 9, подключенную к выходу корректора напряжения 10, внешний источник постоянного тока 11, например, стартерная аккумуляторная батарея первый электронный ключ 12, трансформатор тока 13, шунт 14, к которому подключен второй выпрямитель 15, аналого-цифровой преобразователь (АЦП) 16, первый 17 и второй 18 регистры памяти, распределитель импульсов 19, генератор импульсов 20 стабильной частоты, вычитатель 21, первый задающий регистр 22, первый числовой компаратор 23, первый дифференциатор 24, первый RS-триггер 25, второй дифференциатор 26, первый логический элемент ИЛИ 27, шина ПУСК 28, формирователь-ограничитель 29, инвертор 30, первый 31, второй 32 и третий 33 логические элементы И, второй логический элемент ИЛИ 34, третий 35, четвертый 36 и пятый 37 дифференциаторы, второй 38, третий 39, четвертый 40, пятый 41 и шестой 42 электронные ключи, второй RS-триггер 43, второй 44 и третий 45 числовые компараторы, элемент задержки 46, третий 47 и четвертый 48 регистры памяти, резистор 49, транзистор 50, цифро-аналоговый преобразователь (ЦАП) 51, четвертый логический элемент И 52, датчик полной мощности с цифровым выходом 53, второй задающий регистр 54, четвертый числовой компаратор 55, делитель импульсов 56, пятый логический элемент 57 и вычитающий счетчик 58.

Система возбуждения синхронного генератора работает следующим образом.

Для начального возбуждения генератора 1 подается короткий сигнал на шину 28 ПУСК, одновременно обнуляются регистры памяти 47 и 48. Сигнал с шины 28 ПУСК через логический элемент ИЛИ 27 поступает на управляющие входы ключей 38 и 39, которые, открываясь, кратковременно включают в цепь индуктора 3 генератора внешний источник 11. Генератор 1 возбуждается и на якорной обмотке 2 появляется напряжение, которое подается на обмотку напряжения 7 суммирующего трансформатора 4. По обмотке 7 начинает протекать ток и появляется магнитодвижущая сила (МДС) обмотки 7. Под ее действием возникает магнитный поток, который наводит во вторичной обмотке 8 электродвижущую силу (ЭДС). Она поступает на вход выпрямителя 4 и по обмотке индуктора 3 через ключ 12 протекает ток возбуждения, обеспечивающий заданный уровень напряжения на холостом ходу и при малых нагрузках.

При подключении к зажимам генератора 1 нагрузки протекающий по обмоткам якоря 2 ток порождает реакцию якоря, которая стремится изменить напряжение. Одновременно ток нагрузки протекает по токовой обмотке 6 трансформатора 5 и появляется МДС обмотки 6, которая геометрически складывается с МДС обмотки 7. Результирующая МДС возрастает при активной и индуктивной нагрузке и уменьшается при емкостной нагрузке. Соответственно изменяется магнитный поток трансформатора 5, ЭДС во вторичной обмотке 8 и ток возбуждения генератора 1 в обмотке индуктора 3. Этим компенсируется действие реакции якоря, и напряжение генератора остается на прежнем уровне.

Для повышения точности регулирования на обмотку управления 9 трансформатора 4 подается ток с выхода корректора напряжения 10. Если напряжение генератора, по какой-либо причине увеличилось, то возрастает выходной ток корректора 10, протекающий по обмотке 9. При этом насыщение стали сердечника трансформатора 5 увеличивается, а электромагнитная передача из первичных обмоток 6 и 7 во вторичную обмотку 8 уменьшается. ЭДС обмотки 8 снижается, ток возбуждения уменьшается, и напряжение генератора восстанавливается на прежнем уровне. Если напряжение генератора снизилось, то насыщение стали трансформатора также снижается, а электромагнитная передача и ток возбуждения возрастают, стабилизируя напряжение на заданном уровне.

Одновременно с процессами, описанными выше, анализируется величина тока нагрузки i(t), протекающего по первичной обмотке трансформатора 13.

Ток вторичной обмотки трансформатора тока 13 i₂(t)= i(t)/k, где k - коэффициент трансформации трансформатора 1, протекая по шунту 14, производит на нём падение напряжения u₂(t)= i₂(t)r, где r - сопротивление шунта 14, которое подается на вход выпрямителя 15. На выходе выпрямителя 15 появляется пульсирующее напряжение u(t)=│u₂(t), поступающее на вход АЦП 16. На выходе преобразователя 16 формируется код мгновенного значения входного напряжения К(t)= u(t)/ u_п , где u_п - шаг квантования АЦП 16.

Этот код по существу является кодом мгновенного значения тока нагрузки генератора. Он подается на информационные входы регистров памяти 17 и 18. С выхода генератора 20 импульсы стабильной частоты f поступают на вход распределителя 19. На его выходах попеременно через фиксированный промежуток времени Δt=1/f появляются импульсы, которые попеременно поступают на входы записи регистров 17 и 18. В результате в регистры памяти 17 и 18 записываются коды К(t) и К(t+Δt) соответствующие мгновенным значениям тока нагрузки i(t) и i(t+Δt) для смежных моментов времени отличающихся на Δt. Коды поступают на входы вычитателя 21. На его выходе появится код, соответствующий текущему приращению тока нагрузки | Δi/Δt | за фиксированный промежуток времени Δt. Он поступает на вход компаратора 23, где сравнивается с кодом Х22 допустимого приращения тока (Δi/Δt)_доп , который поступает с выхода задающего регистра 22 на второй вход компаратора 23.

Если текущее приращение тока нагрузки не превышает допустимой величины, то появляется сигнал на выходе МЕНЬШЕ или РАВНО компаратора 23, который подается не вход элемента И 52. Когда И 52 открывается по фронту его выходного сигнала дифференциатор 24 выдает импульс, переводящий триггер 25 в единичное состояние. Сигнал с прямого выхода триггера 25 открывает электронный ключ 12, выводящий из работы цепь форсировки и подключающий обмотку возбуждения 3 к выпрямителю 4.

Из каждой полуволны тока нагрузки формирователь-ограничитель 29 вырабатывает прямоугольный импульс, который поступает на вход элемента НЕ 30. Каждую половину периода в моменты времени, когда мгновенное значение тока практически равно нулю, а приращение тока максимально, на выходе элемента НЕ 30 появляется короткий импульс, поступающий на входы элементов И 31 и 52 , подготавливая их по первому входу.

Если текущее приращение тока нагрузки больше допустимой величины, то появляется сигнал на выходе БОЛЬШЕ компаратора 23, открывающий элемент И31. По фронту сигнала с выхода элемента И31 дифференциатор 26 выдает импульс, переводящий триггер 25 в нулевое состояние. При этом сигнал на его прямом выходе исчезает, выключая ключ 12, а на инверсном - появляется, открывая ключ 42 для указания направления форсировки.

С началом каждой полуволны тока нагрузки по фронту импульса с выхода элемента НЕ 30 дифференциатор 37 вырабатывает импульс, который походит через элемент задержки 46 и элемент ИЛИ 34 и обнуляет регистр памяти 47 и на второй вход компаратора 44 поступает нулевой код. На первый вход компаратора 44 подается возрастающий код мгновенного значения тока с выхода АЦП 16. Появляется сигнал на выходе БОЛЬШЕ компаратора 44, который поступает на вход дифференциатора 36. Импульс с выхода дифференциатора 36 поступает на вход записи регистра памяти 47 и производит в него запись кода мгновенного значения тока. По мере роста мгновенного значения тока производится перезапись кода Х16 тока в регистр памяти 47. Процесс перезаписи производится до момента записи кода амплитуды тока нагрузки I_m. С началом очередной полуволны тока нагрузки импульс с выхода дифференциатора 37 осуществляет запись кода амплитуды тока I_m(i) с выхода регистра 47 в регистр памяти 48 откуда он подается на первый вход компаратора 45. Тот же импульс с задержкой времени через элемент задержки 46 и элемент ИЛИ 34 обнуляет регистр 47, обеспечивая формирование последующего кода Х47 амплитуды тока нагрузки I_m(i+1), который подается на второй вход компаратора 45. После записи в регистр 47 амплитуды последующего значения тока I_m(i+1), появляется сигнал на выходе МЕНЬШЕ компаратора 44, по фронту которого дифференциатор 35 выдает импульс поступающий на первые входы элементов И 32 и 33.

Если I_m(i) < I_m(i+1), что возникает при набросе нагрузки, появляется сигнал на выходе МЕНЬШЕ компаратора 45 и через элемент И 32 проходит сигнал на единичный вход триггера 43. Сигнал с прямого выхода триггера 43 проходит элемент ИЛИ 27 и открывает ключи 39 и 38, которые подключают к выпрямителю 4 последовательно согласно внешний источник 11, что вызывает увеличение напряжения и тока возбуждения.

Если I_m(i) > I_m(i+1), что возникает при сбросе нагрузки, появляется сигнал на выходе БОЛЬШЕ компаратора 45. Через элемент И 33 проходит сигнал сбросовый вход триггера 43, который сигналом с инверсного выхода включает ключи 40 и 41. Внешний источник 11 подключается встречно последовательно к выпрямителю 4, что уменьшает напряжение и ток возбуждения.

Для исключения чрезмерной коррекции возбуждения вводится управление форсировкой, для чего источник 11 подключается через транзистор 50. Управление форсировкой осуществляется следующим образом. С выхода вычитателя 21 код приращения тока нагрузки поступает на вход счетчика 58, куда записывается импульсом с выхода дифференциатора 37 в момент начала отрицательной полуволны тока. С выхода счетчика 58 код приращения тока нагрузки подается на вход ЦАП 51. На выходе ЦАП 51 появляется напряжение, величина которого соответствует величине приращения тока нагрузки. Это напряжение определяет величину базового тока I_Б транзистора 50. Коллекторный ток I_К транзистора 50, являющийся функцией базового тока I_К =f(I_Б), протекая по резистору 49 он вызывает на резисторе падение напряжения ΔU= I_К⋅R₄₉, где R₄₉ - сопротивление резистора 49. Напряжение на обмотке 3 возбуждения равно U₃= U₄ ± ΔU, где U₄ - напряжение на выходе выпрямителя 4. Причем знак (+) соответствует набросу нагрузки, а знак (-) - сбросу нагрузки.

При параллельной работе генераторов увеличение возбуждения может привести к увеличению его реактивной нагрузки и перегрузке генератора. В этом случае код полной мощности с выхода датчика мощности 53 поступает на первый вход компаратора 55 и, если генератор 1 перегружен, этот код оказывается больше кода номинальной, установленного на выходе задающего регистра 54. Появляется сигнал на выходе БОЛЬШЕ компаратора 55, который подготавливает логический элемент И 57 по второму входу. С выхода генератора импульсов 20 через делитель 56 импульсов и логический элемент И 57 начинают поступать импульсы на вычитающий вход счетчика 58. Код на выходе счетчика 58 уменьшается, поэтому уменьшается ток базы транзистора 50 и ток возбуждения в обмотке 3, снижая реактивную нагрузку генератора 1. Процесс уменьшения возбуждения прекращается когда полная мощность генератора 1 станет ниже номинальной мощности генератора и исчезает сигнал на выходе компаратора 55, предотвращая прохождение импульсов через логический элемент И 57. Дальнейшая форсировка возбуждения происходит как в режиме автономной работы генератора.

Отключение цепи форсировки происходит, когда приращение тока нагрузки снижается до допустимой величины и появляется сигнал на выходе МЕНЬШЕ или РАВНО компаратора 23, а триггер 25 переводится в единичное состояние.

Таким образом, предложенная система возбуждения генератора имеет высокую форсировочную способность при набросе и сбросе нагрузки и исключает перегрузку генератора в режиме параллельной работы.

Источники информации

1. Полянский В. Ф., Попов А. В. Электрооборудование судов и предприятий: Учебник для вузов. - М.: Транспорт, 1989, с. 233-236.

2. Сугаков В. Г., Хватов О.С. Основы автоматического регулирования выходных электрических параметров Часть 2. Автоматическое регулирование напряжения автономных источников электрической энергии. Учебное пособие для вузов. - Кстово: НВВИКУ (ВУ), 2007, с. 44-52.

3. Сугаков В.Г., Хватов О.С. Системы автоматического регулирования параметров электрической энергии судовых электростанций. Часть 2. Автоматическое регулирование напряжения судовых источников электрической энергии. Учебное пособие. - Н. Новгород: Изд-во ФГОУ ВПО «ВГАВТ», 2011, с. 59-95.

4. Система возбуждения синхронного генератора с управляемой двунаправленной внешней форсировкой. Описание изобретения к патенту RU 2781107, кл. Н 02 Р 9/14, 2022.

Изобретение относится к электрическим машинам, а именно к регулированию возбуждения синхронных генераторов, применяемых в автономных источниках электрической энергии. Цель изобретения - расширение функциональных возможностей. Система возбуждения включает синхронный генератор 1, имеющий обмотку якоря 2 и обмотку индуктора 3, которая подключена к выходу первого выпрямителя 4, суммирующий трансформатор 5, имеющий четыре обмотки: первичную токовую 6; первичную обмотку напряжения 7; вторичную обмотку 8 и обмотку управления 9, корректор напряжения 10, внешний источник постоянного тока 11, первый электронный ключ 12, трансформатор тока 13, шунт 14, второй выпрямитель 15, аналого-цифровой преобразователь (АЦП) 16, первый 17 и второй 18 регистры памяти, распределитель импульсов 19, генератор импульсов 20 стабильной частоты, вычитатель 21, задающий регистр 22, первый числовой компаратор 23, первый дифференциатор 24, RS-триггер 25, второй дифференциатор 26, первый логический элемент ИЛИ 27, шина ПУСК 28, формирователь-ограничитель 29, инвертор 30, первый И 31, второй 32 и третий 33 логические элементы И, второй логический элемент ИЛИ 34, третий 35, четвертый 36 и пятый 37 дифференциаторы, второй 38, третий 39, четвертый 40, пятый 41 и шестой 42 электронные ключи, второй RS-триггер 43, второй 44 и третий 45 числовые компараторы, элемент задержки 46, третий 47 и четвертый 48 регистры памяти, резистор 49, транзистор 50, цифро-аналоговый преобразователь (ЦАП) 51 и четвертый логический элемент И 52, датчик полной мощности с цифровым выходом 53, второй задающий регистр 54, четвертый числовой компаратор 55, делитель импульсов 56, пятый логический элемент 57 и вычитающий счетчик 58. Система обеспечивает высокую форсировочную способность при набросе и сбросе нагрузки и исключает перегрузку генератора в режиме параллельной работы. 1 ил.

Система возбуждения синхронного генератора, содержащая внешний источник постоянного тока, первый и второй выпрямители, шунт, формирователь-ограничитель, первый RS-триггер, первый и второй дифференциаторы, первый и второй регистры памяти, первый задающий регистр, аналого-цифровой преобразователь, генератор стабильных импульсов, распределитель импульсов, вычитатель, первый числовой компаратор, первый электронный ключ, логический элемент НЕ, первый логический элемент И, первый логический элемент ИЛИ, синхронный генератор, суммирующий трансформатор и корректор напряжения, вход которого подключен к обмотке якоря генератора, а выход – к обмотке управления суммирующего трансформатора, вторичная обмотка которого подключена к входу первого выпрямителя, первичная обмотка тока суммирующего трансформатора включена последовательно с первичной обмоткой трансформатора тока и обмоткой якоря генератора, а первичная обмотка напряжения подключена к зажимам генератора, причем единичный вход первого RS-триггера связан с выходом первого дифференциатора, а сбросовый вход – с выходом второго дифференциатора, подключенного входом к выходу первого логического элемента И, первый вход которого связан с выходом БОЛЬШЕ первого числового компаратора, а второй вход – с выходом логического элемента НЕ, подключенного входом к выходу формирователя-ограничителя, вход которого связан с выходом второго выпрямителя, который подключен входом к потенциальным зажимам шунта, включенного в цепь вторичной обмотки трансформатора тока, кроме того, выход второго выпрямителя подключен к входу аналого-цифрового преобразователя, разряды выхода которого связаны с соответствующими разрядами информационных входов первого и второго регистров памяти, входы записи которых соединены соответственно с первым и вторым выходами распределителя импульсов, подключенного входом к выходу генератора импульсов стабильной частоты, при этом соответствующие разряды выходов первого и второго регистров памяти подключены соответственно к первому и второму входам вычитателя, разряды выхода которого соединены с соответствующими разрядами первого входа числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода первого задающего регистра, а разряды выхода четвертого регистра памяти подключены к соответствующим разрядам первого входа третьего компаратора, разряды второго входа которого связаны с соответствующими разрядами входа четвертого и выхода третьего регистра памяти, а выходы БОЛЬШЕ и РАВНО третьего компаратора – с первым входом третьего логического элемента И, выход МЕНЬШЕ – с первым входом второго логического элемента И, второй вход которого связан с вторым входом третьего логического элемента И и выходом третьего дифференциатора, подключенного входом к выходу МЕНЬШЕ второго числового компаратора, выходы БОЛЬШЕ и РАВНО которого подключены к входу четвертого дифференциатора, связанного выходом с входам записи третьего регистра памяти, разряды информационного входа которого соединены с соответствующими разрядами выхода аналого-цифрового преобразователя и первого входа второго числового компаратора, разряды второго входа которого связаны с соответствующими разрядами выхода третьего регистра памяти, сбросовый вход которого подключен к выходу второго логического элемента ИЛИ, соединенного первым входом с шиной ПУСК и сбросовым входом четвертого регистра памяти, а вторым входом – с выходом элемента задержки, связанного входом с входом записи четвертого регистра памяти и выходом пятого дифференциатора, вход которого соединен с выходом логического элемента НЕ и первым входом четвертого логического элемента И, второй вход которого подключен к выходам МЕНЬШЕ и РАВНО первого компаратора, а выход – к входу первого дифференциатора, кроме того, выход второго логического элемента И связан с единичным входом второго RS-триггера, сбросовый вход которого соединен с выходом третьего логического элемента И, инверсный выход – с первым входом, а прямой выход – со вторым входом шестого электронного ключа, первый выход которого соединен с управляющими входами четвертого и пятого электронного ключа, а второй выход – со вторым входом первого логического элемента ИЛИ, связанного первым входом с шиной ПУСК, а выходом – с управляющими входами третьего и второго электронного ключа, причем управляющий вход шестого электронного ключа подключен к инверсному выходу первого RS-триггера, подключенного прямым выходом к управляющему входу первого электронного ключа, связанного входом с входами третьего и четвертого электронного ключа и положительным полюсом первого выпрямителя, отрицательный полюс которого подключен к первому зажиму индуктора, соединенного вторым зажимом с выходами первого, второго и пятого электронного ключа, вход которого связан с первым зажимом резистора, выходом третьего электронного ключа и отрицательным полюсом внешнего источника постоянного тока, положительный полюс которого соединен с коллектором транзистора, эмиттер которого подключен ко второму зажиму резистора, выходу четвертого и входу второго электронного ключа, кроме того, база транзистора подключена к выходу цифро-аналогового преобразователя, отличающаяся тем, что с целью расширения функциональных возможностей снабжена датчиком полной мощности, четвертым числовым компаратором, вторым задающим регистром, делителем импульсов, пятым логическим элементом И и вычитающим счетчиком, разряды выхода которого соединены с соответствующими разрядами входа цифро-аналогового преобразователя, разряды входа исходного числа – с соответствующими разрядами выхода вычитателя, вход записи исходного числа – с выходом пятого дифференциатора, а вычитающий вход – с выходом пятого логического элемента И, первый вход которого связан с выходом делителя импульсов, а его второй вход – с выходом БОЛЬШЕ четвертого числового компаратора, разряды второго входа которого подключены к соответствующим разрядам выхода второго задающего регистра, а разряды первого входа – к соответствующим разрядам выхода датчика полной мощности, включенного в рассечку шин синхронного генератора.