Импульсный анализатор колебаний напряжения Советский патент 1983 года по МПК G01R19/04 

(5) ИМПУЛЬСНЫЙ АНАЛИЗАТОР КОЛЕБАНИЙ НАПРЯЖЕНИЯ

Изобретение относится к измерительной и вычислительной технике и может быть Использовано при аппаратурном контроле показателей качест а электрической энергии, Известен статистический анализатор коле(5аний напряжения, содержащий клю чи, дифференцирующее звено, блок фор мирования модуля, пороговый элемент, элемейт НЕ, разделительные диоды, на копительные конденсаторы, аналоговый инвертор, триггер Шмитта, симметричные триггеры, элемент временной задержки, элементы совпадения, счетчики импульсов Cl 3К недостатком известного устройства относятся низкие точность измерения и помехоустойчивость. Последняя обусловлена наличием дифференцирующего звена. , . Наиболее близким к предлагаемому по технической сущности является анализатор колебаний напряжения, содержащий дифференцирующий элемент. блок формирования модуля, управляющий пороговый блок, измерительный пороговый блок с различными уровнями срабатывания, элементы И, регистрирующие счетчики, элемент ИЛИ-И, распределитель импульсов, элемент .задерж ки триггер нулевого канала Г23. Недостаток данного устройстаа заключвотся в низкой помехоустойчивости., обусловленной наличием дифференцирогзания. Цель изобретения - повышение помехоустойчивости анализатора. Поставленная цель достигается что в импульсный анализатор колебаний напряжения, содержащий блок по- . роговых элементов, первый выход которого соединен с входом первого элемента И, а вход подключен к входной клемме анализатора, первый управляющий пороговый блок, блок памяти элемент задержки, выход которого сое динен с входом установки нуля блока памяти, введены блок управления, вто31рой управляющий пороговый блок, элемент И, элемент ИЛИ, выход которого соединен с блоками памяти, а входы с выходами элементов И, первый и вто рой стробируемые интегратор, выходы которых через соответствующие управляющие пороговые блоки соединены с входами соответствующих элементов И и соответствующими входами блока управления, два другие входа которого соединены с соответствующими выходами блока пороговых элементов, а выхо с элементом задержки и блоком пaмяти источник опорного напряжения, соединенный с входами стробируемых интеграторов, другие входы которых сое динены с соответствующими выходами блока пороговых элементов, второй вы ход которого соединен с входом второго элемента И. . Блок управления выполнен в виде блока, содержащего.триггер управления, два элемента И, один из входов которых является динамическим, два формирователя и элемент И-ЛИ, причем первый и второй входы блока /управления соединены соответственно с S- и R-входами триггера управления, прямой выход которого соединен с входом первого формирователя и со статическим входом первого элемента И, динамический вход которого соединен с третьим входом блока управления, а выход триггера соединен с выходом второго формирователя и со статическим входом второго элемента И, динамический вход которого соединен с четвертым входом блока управления, а выходы формирователей и эле ментов И соединены с входами элемента ИЛИ, выход которого соединен с ходом блока управления. На фиг. 1 представлена структурная блок-схема предлагаемого устройства; на фиг. 2 - временные диаграммы напряжений на элементах схемы уст ройства; на фиг. 3 - блок пороговых элементов; на фиг. - схема стробируемого интегратора; на фиг. 5 - фун циональная схема блока памяти; на фиг. 6 - схема блок.а управления. Анализатор содержит источник 1 опорного напряжения, блок 2 пороговых элементов, стробируемые интеграторы 3 и i, управляющие пороговые устройства 5 и 6, элементы И 7 и 8, элемент ИЛИ 9, блок 10 управления, блок 11 памяти и элемент 12 задержки . 7 Блок 2 пороговых элементов (фиг.З) включает пороговые элементы 13 и элементы ИЛИ И и 15 с динамическими входами. Каждый из стробируемых интеграторов 3 и (фиг. содержит входное сопротивление 16, операционный усиитель 17, конденсатор 18 и ключ 19 управления. Блок 11 памяти (фиг.5) состоит из распределителя 20 импульсов и информационных счетчиков 21 импульсов. Блок 10 управления (фиг.6 содерит триггеры 22 управления, элементы И 23 и 2, один из входов которых является динамическим, а другой - ста тическим, формирователи 25 и 26, элемент ИЛИ 27. Анализатор работает следующим образом. Исследуемое напряжение U-v поступает на вход блока 2 пороговых элеентов. Уровни срабатывания пороговых элементов 13 (фиг.З) расстав{1ены по равномерному закону с шагом квантования ди. При пересечении входным напряжением уровней срабатывания пороговых элементов 13 (фиг.З) последние срабатывают (отпускают ) и на выходе А (в) элемента ИЛИ ) формируются короткие импульсы. Количество этих импульсов равно числу сработавших (отпустивших), пороговых элементов 13, а длительность между соседними импульсами равна времени t . Производная исследуемого напряжения определяется косвенным путем по интервалу времени At, которое на каждом шаге квантования сравнивается с временем (где U,pэталоннымтическая скорость изменения напряжения, равная 1%/с. Эталонному времени ДТ соответствует скорость изменения напряжения в . Превышение значения критической скорости является признаком колебания напряжения. Если , то скорость изменения мень ше или равна 1%/с, если 4t , то скорость изменения напряжения больше и/с. Контроль за изменением скорости и производится отдельно для кривой нарастающего и спадающего напряжений. Эталонное время ,зТ при анализе нарастающего (спадающего )напряжения равно времени заряда емкости 18 стробируемого интегратора ЗС ) от нулевого уровня до напряжения срабатывания порогового элемента (6), Рассмотрим процесс анализа колебаний напряжения на кривой нарастающего напряжения (фиг.2). В исходном положении конденсатор 18 интегратора 3 заряжен до напряжения источника 1 питания, пороговое устройство 5 удерживается в сработавшем ,состоянии, на его выходе присутствует логический нуль, элемент .И 7 закрыт. При появлении импульса на выходе А блока 2 ключ 19 управления открывается и конденсатор 18 интегратора 3 разряжается. Пороговое устройство 5 при этом отпускает элемент И 7 открывается. По окончании этого импульса происходит заряд конденсатора 18 интегратора 3. На интервале времени t - t4( пороговое устройство 5 не срабатывает так как напряжение на выходе стробируемого интегратора 3 не достигает за время лt уровня срабатывания. Импульсы с выхода А блока 2 через открытый элемент И 7 и элемент ИЛИ 9 поступают на вход блока 11 памяти. Всего на интервале времени t - блок 11 памяти поступает три импульса. На третьем выходе распределителя 20 появляется логическая единица и после поступления управляющего импульса на вход U блока 11 памяти счетчиком 21 третьего канала устрой ства засчитывается единица. Через время, определяемое задержкой элемента 12, импульс управления поступит на вход R блока 11 памяти устанавливая распределитель 20 импульсов в нулевое состояние. Аналогично выделение колебаний напряжения происходит для кривой спадающего напряжения. На интервале времени в блок памяти поступает четыре импульса, на интервале два и т.д. Управление работой блока 11 памяти осуществляется блоком 10 управления. При поступлении импульсов на вход Е блока 10 управления триггер 22 управления устанавливается в единичное состояние, а импульсы, поступающие на вход Г, переводят его нулевое состояние. В тех случаях, когда напряжение и„ нарастает (спадает ) триггер 22 управления находит ся в единичном (нул евом состоянии, подготавливая элемент И 23(2) к ра боте. При анализе нарастающей (спадающей кривой, когда 41 4Т , по заднему фронту срабатывания порогового устройства 5(6) на выходе элемента И 23 (2 ) формируется импульс управления,, который, проходя мереэ элемент ИЛИ 27, появляется на выходе блока 10 управления (фиг;2, моменты t , tg , ц, ). В тех случаях, когда с изменением знака производной триггер управления меняет свое состояние, на выходе формирователя 25(2б)появляется импульс управления (фиг.2, (21 моменты времени ч 4k )предлагаемая схема анализатора колебаний напряжения обладает высокой помехоустойчивостью по сравнению с известными, что позволяет получать достоверную информацию о качестве напряжения в электрических сетях.. Схема анализатора проста и легко . реализуется на интегральных микросхемах 155 серии ЛА-2, ЛА-3, ИЕ-2, ИД-1, ИД-3, 153 серии УД-2, УД-6. Формула изобретения 1. Импульсный анализатор колебаний напряжения, содержащий блок пороговых элементов, первый выход которого соединен с входом первого элемента И, а вход подключен к входной клемме анализатора, первый управля- ющий пороговый блок, блок памяти, элемент задержки, выход которого соединен с входом установки нуля блока памяти, о тли чающийс я тем, что, с целью повышения помехоустойчивости, в него введены блок управления, второй управляющий пороговый блок, элемент И, элемент ИЛИ, выход которого соединён с блоком памяти, а входы - с выходами элементов И, первый и второй стробируемые интеграторы, выходы которых через соответствующие управляющие блоки соединены с входами соответствующих элементов И и соответствующими входами блока управления, два другие входа которого соединены с соответствующими выходами блока пороговых элементов, а выход - с элементом задержки и блоком памяти, источник опорного напряжения, соединенный с входами стробируемых интеграторов, другие входы которых соединены- с соответствующими выходами блока пороговых элементовJ второй выход которого соединен с входом второго элемента И.

Источники информации, принятые во внимание при экспертизе

tl t tg ttf is tff t-V t5

Фиг.2

21

L..I

.S

.I

ffuB.S