Преобразователь двоично-десятичного кода в семисегментный код Советский патент 1983 года по МПК G06F5/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления технологическими процессами.

Известен преобразователь двоично-десятичного кода в код семисегментного индикатора, содержащий дешифратор на элементах И-НЕ и шифратор на элементах И-НЕ и 2И-2ИЛИ-НЕ, входы которых подключены к выходам дешифратора и к информационным входам преобразователя

Недостаток известного преобразователя состоит в необходимости семи информационных входов и относительно большой объем аппаратуры.

Наиболее близким к предлагаемому по технической сущности и схемному построению является преобразователь двоично-десятичного кода в код семисегментного индикатора, содержащий дешифратор и шифратор 23Недостатки данного преобразователя состоят в использов 1нии кодов с весами 4-2-2-1, большом числе входов и относительно большом объеме аппаратуры.

Цель изобретения - упрощение преобразователя.

поставленная цель достигается тем, что в преобразователе двоично- . десятичного кода в семисегментный код, содержащем дешифратор и шифратор, выходы которого являются выходами преобразователя, а входы соединены с соответствующими выходами дешифратора, входы которого являются соответствующими разрядными и нформацион ными входами преобраз ователя, шифратор содержит восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый выход дешифратора соединен с первым входом первого элемента ИСКЛЮЧАЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ И С первыми входами третьего и четвертого элементов ИСКЛЮЧАКХЦЕЕ ИЛИ, выходы которых являются первым и вторым выходами преобразователя соответственно, второй выход дешифратора соединен с первыми входами второго и пятого элементов ИСКШрЧАЮЩЕЕ ИЛИ, третий выход дешифратора соединен с первым входом шестого элемента, ИСКЛЮЧАЮЩЕЕ ИЛИ и является третьим выходом прег образователя, информационный вход младшего разряда которого соединен с первым входом седьмого элемента ИС- , КЛЮЧАЮЩЕЕ ИЛИ, четвертый выход дешифратора соединен с вторым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, пятый выход дешифратора соединен с вторыми входами четверто го, пятого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, шестой и седьмой выходы дешифратора соединены соотвбтственно с первым и вторым входами восьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛ выход которого является четвертым выходом преобразователя, пятый, шес той и седьмой выходы которого соеди нены соответственно с выходами первого, пятого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, восьмой выход дешифратора соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. На чертеже приведена блок-схема предлагаемого преобразователя. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1-8, в совокупности образующие шифратор 9, дешифратор 10, Двоично-десятичные коды, соответ-. ствующие индицируемой цифре, а также состояния сегментов индикатора при ее индикации приведены в таблице,

О

О О О О 1 I 1 1 О

о 1 о 1 о 1 о 1 о 1

о о 1 1 о о 1 1 о о

О

О

О

О

ОО

О

1

1

о Примечание. Как видно из таблицы, число членов совесшенной нормальной диэьюктивной формы СНДФ) для каждого сегмента минимально, если составляются аналитические выражения для неиндицируекых состояний сегментов. Так, например, в аналитическом выражении для сегмента а будет шесть членов СНДФ, если составить его для ин дицируемых состояний, и всего четыре, если составить его для неиндицируемых состояний. Исключение составляет сегмент f, у которого неиндицируемых состояний шесть, а индицируемых - четыре. Упро тить выражение для сегмента f позволяет то обстоятельство, что для всех его неиндицируе лх состояний,

1 о 1 1 о 1 1 1 1 1

1 1 1 1

1 1 о 1 1 1 1 1 1 1

1 о 1 1 о 1 1 о 1 1

1 о 1 о о о 1 о 1 о

о о 1 1 1 1 1 о 1 1

1 о о 1 1 1 Цифрой 1 отмечены сегменты, индицируемые при данном коде, а цифрой О - неиндицируемые. кроме состояния, йоответствующего коду цифры 4 - 0100, характерно наличие единицы в младшем разряде двоично-;цесятичного кода. Исходя из этого, аналитические выражения для неиндицируемых состояний сегментов могут быть составлены следую1аим обЁазом 2+2+7 хуг T+xyz T+xyz T+xyz т b l+4 XyZT+xyZT 5 5+6 XyZT+XyZT 3 2 XyZT ё 1+4+7 ХУ|т+ХУгТ+ХУ2Т f T+4 T+XyZT вместо | l±3+4+5+7+9 xy2T+xyzT+xyzT+xyzT+xyzT+xyzT. g 0+l+7 xyZT+XyZT+xyZT Использование свойств дешифратора не иметь больше одного возбужденного

ыхода позволяет построить шифратор а элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, имеюих сгимостоятельное конструктивное формление в распространенных серих ИС, что позволяет сократит.ь число лементов шифратора, так .как отпеща- 5 ёт необходимость в .-дополнительном нзёртировании выходных сигналов.

Использование элементов ИСКЛЮЧАЮЕЕ ИЛИ,обеспечивает наиболее экономную реализацию шифратора, так как 10 позволяет использовать общие для разных сегментов члены СНДФ и организовать на двух элементах схему ИЛИ .без инверсии для трех переменных.

Каждый выход преобразователя 15 управляется одним ceг eнтoм индикации и обозначен на чертеже соответствующей буквой (одноименной с обозначением соответствующего сегмента).

Преобразователь работает следую- 20 щим образом.

На информационные входы, обозначенные на чертеже X, У,2 , Т, подаются двоично-десятичные коды отображаемой цифры в соответствии с табг- 25 лицей. В зависимости от поданного кода возбуждаются тот или иной выход дешифратора. Сигнал с возбужденного выхода дешифратора, пройдя через соответствующие элементы шифратора, Q поступает на требуемые выходы преобразователя и гасит соответствующие сегменты индикатора.

Так, например, при подаче кода 0000 на входы X, У, Z , Т у дешифратора возбуждается первый выход, а остальные остаются невозбужденными. Сигнал с первого выхода- дешифратора поступает на вход элемента ИСЮГОЧАКХЦЕЕ ИЛИ 8 и проходит через него на выход, управляющий сегментом д. 0 На выходах/ управляющих другими сегментами .а, Ь, с, d, е, f), присутствуют низкие потенциалы, а на выходе g - высокий, т.е. сегмент погашен, а все остальные индициру- 45 ются..

При подаче на входы X, У, Z, Т кода 0001 у дешифратора возбуждается второй выход. Сигнал .с этого выхода подается на вход элементов 50 ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и 9. С выхода элемента 7 сигнгш поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, а также на- соответствующие входы элементов 5 и 8 .55

Пройдя соответствугацие элементы, вырокий потенциал попадает на выходы а, е, д. С выхода элемента 9 высокий потенциал попадает на выход Ь. Одновременно высокий потенциал zg с первого входа дешифратора поступает через второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6 на выход f.

Таким образом на выходах а, Ь, е, f, .g йрисутствуют высокие потенциалы, гасящие соответствующие сегменты, а на выходах с и d - низкие, зажигающие их.

Работа преобразователя при остальных кодовых комбинациях на входах аналогична описанной.

Формула изобретения

Преобразователь двоично-десятичного кода в семисегментный код, содержащий дешифратор и шифратор, выходы которого являются выходами преобразователя, а входы соединены с Соответствующими выходами дешифратора, входы которого являются соответствующими разрядными информационными входами преобразователя, отличающийся тем, что, с целью упрощения преобразователя, в нем шифратор содержит восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый выход дешифратора соединен с первым входом первого элемента ИСКЛЮЧАЩЕЕ ИЛИ, второй вход которого соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ И с первыми входами третьего и четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых являются первым и вторым выходами преобразователя соответственно, второй выход дешифратора соединен с первыми входами второго и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, третий ВЫХОД дешифратора соединен с первым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и яв..-г ляется третьим выходом преобразователя, информационный вход младшего разряда которого соединен с первым входом седьмого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четвертый выход дешифратора соединен с вторим входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выхо которого соединен с вторым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, пятый выход дешифратора соеда1нен с вторыми входами .четвертого, пятого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛ шестой и седьмой выходы дешифратора соединены соответственно с первым и вторым входами восьмого элемента ИСКЛШАЩЕЕ Или, выход которого является четвертым выходом преобразователя, пятый, шестой и седьмой выходы которого соединены соответствено с выходами первого, пятого и седьмого з лементов ИСКГООЧАЮЩЕЕ ИЛИ, восьмой выход дешифратора соединен с вторым входом второго элемента ИСКЛЮЧАЩЕЕ ИЛИ.

Источники информащии, принятые во внимание при экспертизе

е