Усилитель мощности класса "Д Советский патент 1983 года по МПК H03F3/217 

Изобретение относится к электротехнике и радиотехнике и предназначено для использования в радиотехнических устройствах средней и большой мощ ности, в частности в гидроакустичес.ких усилителях мощности, громкоговорящих устройствах, коллекторых модуляторах передатчиков и т.д.

Известен усилитель мощности клас,са Д, содержащий последовательно соединенные входной сумматор, первый вход которого является входом усилителя мощности класса Д, релейный элемент, первый элемент совпадения, двухтактный ключевой усилитель.мощности и выходной фильтр нижних частот, выход «которого соединен с выходом усилителя мощности класса Д, и через четырехполюсник о братной связи с вторым входом входного сумматора, а также последовательно соединенные первый сумматор логичес« 1Х сигналов, первый инвертор, второй сумматор логических сигналов и селектор длительности паузы, при этом первый вход первого сумматора логических сигналов соединен с выходом релейного элемента, а втррой вход первого сумматбралогических сигналов соединен с другим входом первого элемента совпадения и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилителя мощности Cl 1

Недостаток известного усилителя мощности класса Д заключается а высоком уровне искажений выходных сигналов при их малом уровне, так как в этом режиме работы селектор длительности паузы поддерживает минимальную частоту перек/вочений двухтактного ключевого усилителя мощности, что приводит к ограничению динамического диапазона выходных сигналов.

Целью изобретения является увеличение динамического диапазона выходных сигналов.

Поставленная цель достигается тем, что в усилитель мощности класса Д, содержащий последовательно соединенные входной сумматор, первый вход которого является входом усилителя мощности класса Д, релейный элемент, перЁый элемент совпадения, двухтактнь1й ключевой усилитель мощности и выходной фильтр нижних частот, выход которого соединен с выходом усилителя мощности класса Д и через четырехполюсник обратной связи. - с вторым входом входного сумматору, а также

последовательно соединенные первый сумматор логических сигналов, первый инвертор, второй сумматор логических сигналов и селектор длительности паузы, при этом первый вход первого сумматора логических сигналов соединен с выходом релейного элемента, а второй вход nisfpBoro сумматора логических сигналов соединен с другим входом первого элемента совпадения и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилителя МО1ЧНОСТИ, введены первый и второй компараторы, второй элемент совпадения, второй инвертор и третий сумматор логических сигналов, причем входы компараторов подключены к первому входу входного сумматора, а выходы - соответственно к первому и второму входам второго элемента совпадения, выход которого соединен с первым входом третьего сумматора логических сигнаяЬа, второй вход третьего сумматора логических сигналов соединен с выходом селектора длительности паузы, а выход - с входом счетного триггера, выход второго сумматора логических сигналов через второй инвертор соединен с третьим входом второго элемента совпадения.

На чертеже приведена структурная электрическая схема устройства.

Она содержит источник Л усиливаемого сигнала, входной сумматор 2, релейный элемент 3, первый элемент Ц совпадения, первый сумматор 5 логических сигналов, первый инвертор 6, двухтактный ключевой усилитель 7 мощности, выходной фильтр 8 нижних частот, нагрузку $, четырехпогйосники 10 обратной связи, второй сумматор 11 логических сигналов, селектор 1. длительности паузы, счетный триггер 13, третий суммато1э 14 логических сигналов, второй инвертор 15 второй элемент 16 совпадения, первый 17 и второй 18 компараторы. ; Устройство работает следующим образом. .

Если усиливаемый сигнал находится между напряжениями срабатывания первого 17 и второго 18 компараторов, то выходные напряжения этих схем,-поступая на входы второго элемента 16 совпадения, обеспечивают прохождение через него и через третий сумматор И сигнала Q выхода инвертора 15 на счетный вход .триггера 13, который, срабатывая по каждому переключению.релейного элемента 3 обеспечивает поочередное включсЕНие плеч двухтактного ключевого усилителя 7 мощности. Одновременно противо({ азное переключение плеч двухтактного ключевого усилителя 7 мощности позволяет увё личить скорость изменения сигнала на выходе выходного фильтра 8 нижних частот, и, тем самым повысить частоту переключений при малых уровнях усиливаемого сигнала. Вследствие этого уменьшаются искажения выходного сигнала и значительно расширяется его динамический диапазсж. При превышении входным сиг 4алом положительного порогового напряжения напряжение с выхода nepBdro компаратора 17 закры вает прохождение сигйала с выхода второго сумматора 11 через второй инвертор 15, через второй элемент 16 совпадения и третий сумматор I на счетный вход триггера 13, выходное напряжение которого обеспечивает работу только одного плеча двухтактного клочевого усилителя 7 мощности, что улучшает его энергетические характеристики. При отрицательном входном сигнале, превышающем пороговое напряжение, прохождение сигнала с выхода третьего сумматора 1 на счетный вход триггера 13 запрещается выходным напряжением второго компаратора 18. В этом случае выходное напряжение счетного триггера 13 обеспечивает работу другого плеча двухтактного , ключевого усилителя 7 мощности. Экономический эффект от использования предложенного технического решения заключается в уменьшении искажения выходных сигналов при малом уровне и в увеличении за счет этого расширенного динамического диапазона.

УСИЛИТЕЛЬ М081НОСТИ КЛАССА Д, соде|эжащий последовательно соединенные входной сумматор, первый вход которого является входом усилителя мощности класса Д, релейный элемент, первый элемент совпадения, двухтактный ключевой- усилитель мощности и выходной фильтр нижних частот, выход которого соединен с выходом усилителя мощности класса Д и через четырехполюсник обратной связи - с вторым входбм входного сумматора, а также последовательно соединенные первый сум-, матор логических сигналов, первый ин-; вертор, второй сумматор логических сигналов и селектор длительности паузы, при этом первый эход первого сумматора логических сигналов соединен с.выходом релейного элемента, а второй вход первого сумматора логических сигналов соединен с другим входом первого элемента совпадения и выходом счетного триггера, а выход первого инвертора соединен с другим входом двухтактного ключевого усилителя модности, отличающийся тем, что, с целью расширения динамического диапазона выходных сигналов, в него введены первый и второй компараторы, второй элемент совпадения, второй инвертор и третий сумматор логических сигналов, причем входы компараторов подкшочены к первому входу входного сумматора, а выходы - соответственно к первому и второму входам второго элемента совпадения, выW ход которого соединен с первым входом третьего сумматора логических сигналов, второй вход третьего сумматора логических сигналов соединен с еыходом селектора длительности паузы, а выход - с входом счетного триггера, выход второго cyi«4aTojpa логических со о со сигналов через второй инвертор соединен с третьим входом второго элемента совпадения. СП ю