Стабилизатор постоянного напряжения Советский патент 1984 года по МПК G05F1/58 

Изобретение относится к электротехнике и предназначено для электропитания устройств радиоэлектроники, автоматики и вычислительной техники. Для обеспечения широкого диапазон стабилизированных выходных уровней напряжения и обеспечения высокого КПД при больших уровнях нагрузки широко распространены так называемые двухкаскадные стабилизаторы, которые содержат два последовательно включенных каскада стабилизации, при это первый каскад, как правило, построен на импульсном принципе регулирования а второй - на непрерывном l| . В указанных стабилизаторах падение напряжения на регулирующем элементе каскада с непрерывным регулированием поддерживается всегда постоянньпл вне зависимости от абсолютного значения выходного напряжения. Это достигается за счет работы каска да с и Ф1ульсным регулированием, когд выходное напряжение каскада с импульсным регулированием, сглаженное LCD-фильтром, подается на вход каска да с непрерывным регулированием. Каска ды с непрерывным регулированием стро ятся, как правило, по схемам стабили заторов напряжения постоянного тока с непрерывным регулированием. Наиболее близким к предлагаемому является стабилизатор постоянного напряжения, содержащий регулирующий транзистор, эмиттер которого соединен с выходным выводом стабилизатор а, коллектор - с входной шиной ста билизатора, база - с коллектором уси лительного транзистора, эмиттер кото рого подключен к общей шине, а база к выходу блока сравнения, соединенно го с выходами источника опорного напряжения и измерительного делителя выходного напряжения, и токостабилизирующий двухполюсник, подключенный между коллектором к базой регулирующего транзистора 2 . Указанная схема за счет включения в цепь коллектора управляющего тран.зистора токозадающего двухполюсника обладает лучшим коэффициентом стабилизации и меньшим уровнем пульсации выходного стабилизированного напряже ния или тока. При этом, чем ближе к идеальным хара15теристикам токозадающий двухполюсник, тем лучше указанные характеристики стабилизатора в целом. Однако применение этой схемы стабилизатора в качестве каскада с последовательным регулироранием в двухкаскадном стабилизаторе сопряжено, со следующими трудностями. Как указывалось выше, .падение напряжения на регулирукмдрм транзисторе каскада с последовательн ;)й регулировкой поддерживается н -определенном фиксированном уровне за счет соответствующего управления работой каскада с импульсным регулированием. Это положение справедливо для вполне установившегося режима стабилизации. При высокой динамике нагрузки (ток перагрузки, короткое замыкание стабилизатора) или при резкой смене максимального выходного уровня напряжения до минимального значения по цепи управления (например, при кодовом управлении, выходными уровнями стабилизатора) падение напряжения на регулирующем транзисторе может достичь значений, многократно превышающих указанный фиксированный уровень. Это превышение тем больше, чем больше максимальное выходное стабилизированное напряжение стабилизатора и чем меньше задан фиксированный уровень падения напряжения на регулирующем транзисторе. Объясняется это тем, что выходное напряжение LCD-Фильтра, снимаемое с его емкости, при резкой динамике нагрузки или цепи управления стабилизатором сохраняет свое значение несмотря на то, что каскад с импульсным регулированием вследствие возникновения этой динамики выключен. В таких случаях все напряжение на емкости LCD-фильтра приложено к переходам коллектор-эмиттер и коллекторбаза регулирующего транзистора каскада с непрерывным регулированием, что особенно опасно в высоковольтных стабилизаторах. Цель изобретения - повышение надежности и стабильности выходного напряжения при работе в составе непрерывно-импульсного стабилизатора в режиме кодового управления. Поставленная цель достигается тем, что Б стабилизатор постоянного напряжения, содержащий регулирующий транзистор, эмиттер которого соединен с выходным выводом стабилизатора, коллектор - с входной шиной стабилизатора, база - с коллектором усилительного транзистора,эмиттер которого подключен к общей шине, а база - к выходу блока сравнения, соедиргеиного с выходами источника опорного напряжения и измерительного делителя выходного напряжения, и токостабилизирующий двухполюсник, подключенный между коллектором и базой регулирующего транзистора, введены транзистор, резистор и стабилитрон, при этом коллектор и база регулирующего транзистора соединены соответственно с коллектором и эмиттером введенного транзистора, а база последнего соединена с его эмиттером через резистор и с коллектором через стабилитрон. На чертеже представлена схема предлагаемого стабилизатора постоянного напряжения. Стабилизатор содержит регулирующий транзистор 1, усилительный транзистор 2, база которого подключена к выходу блока 3 сравнения, к которому также подключены источник 4 опорного напряжения и измерительный делитель 5 и б выходного напряжения. Между коллектором и базой регулирующего транзистора 1 включен токозадающий двухполюсник 7, парсшлельно которому подключена цепь из транзистора 8, резистора -Эй стабилитрона 10. Вход стабилизатора подключен к выходу импульсного регулятора 11, содержащего регулирующий элемент 12, узлы 13 управления и 14 сравнения, а также и источник 15 напряжения смещения и выходной фильтр 16. Устройство работает следующим образом. Выходное напряжение стабилизатора устанавливается согласно заданным значениям потенциометрического делителя 5 и б и поддерживается на неизменном уровне при непрерывном процессе регулирования по цепи o6paiT ной связи, включающей в себя делител 5 и б, блок 3 сравнения; транзистор 2, базовую цепь регулирующего транзистора 1. При этом падение напряжения на регулирующем транзисторе 1 поддерживается на фиксированном уров не, определяемом величиной напряжени источника 15 смещения. Так как в качестве токозгщающёго двухполюсника выбран полевой транзис тор, обладающий хорошей пологостью выходных характеристик, то пульсация выходного напряжения дросселя фильтр 16 не вызывает соответствующей пульсации тока в базовой цепи регулирующего транзистора 1 и поэтому коэффициент подавления пульсаций в такой схеме стабилизатора с непрерывным регулированием значительно выше. Выше получается и коэффициент стабилизации за счет большего коэффициента усиления транзистора 2, вызванног высоким динамическим сопротивлением токозадающего двухполюсника 7. Рассмотрим поведение йхемы при изменениях тока нагрузки, подключенной к выходному полюсу стабили3 атора. Пусть выходное напряжение стабилизатора максимально, а ток нагрузки минимален. В этом случае выходное на пряжение регулятора 11 также максимально и выше уровня выходного на-: пряжения стабилизатора на величину фиксированного падения напряжения на регулирующем транзисторе 1. Ток токо задающего двухполюсника 7 в базовой цепи разветвляется на две составляющие: первая его часть протекает через переход база-эмиттер регулирующе го транзистора 1, а вторая - через переход коллектор-эмиттер управляющего транзистора 2, при этом первая составляющая этого тока много меньше второй. При резком увеличении тока нагрузки на выходе стабилизатора ток перехода база-эмиттер транзистора 1 практически мгновенно возрастает, однако ток через переход коллектор-эмиттер транзистора 2 пропорционально уменьшится лишь спустя некоторое время, определяемое постоянной времени блока 3 сравнения, который обладает высоким коэффициентом усиления только в области сравнительно низких частот. Это приводит к тому, что напряжение на выходном полюсе стабилизатора и на базовой цепи регулирующего транзистора .1 начинает резко понижаться, а напряжение на его переходе коллектор-база в свою очередь начинает резко возрастать.. Однако возрастание этого напряжения приводит к тому, что опорный элемент 10, рабочее напряжение которого выбрало чуть большим величины фиксированного напряжения на регулирующем транзисторе 1, создает базовый ток транзистора 8. Это, во-первых, обеспечивает необходимый ток базы регулирующего транзистора 1 и, следовательно, ток его перехода коллектор-эмиттер для обеспечения резко возрюсшего тока нагрузки и фиксирует падение выходного напряжения стабилизатора; вотвторых, возрастание падения напряжения на переходе коллектор-эмиттер регулирующего транзистора 1 зафиксировано на Уровне величины рабочего н пряжения опорного элемента 10. Благодаря этому напряжение как на токозадающем двухполюснике, так и на регулирующем транзисторе 1 не превышает максимально заданной величины. Спустя постоянную времени блока 3 сравнения,напряжение на его выходе изме-нится таким образом, что управляющий транзистор 2 закроется настолько, насколько необходимо в первоначальный момент увеличить базовый ток регулирующего транзистора 1. При этом напряжение на его переходе коллектор-база понизится до номинального значения, опорный элемент и транзистор 8 обесточиваются. Схема возвращается в стационарный режим. Второй характерный режим переходного процесса стабилизатора вызван резким изменением его выходного напрйжения по цепи управления делителем 5 и 6, например, при кодовом управлении. В данном случае наиболее опасной является ситуация резкого уменьшения максимального выходного напряжения до его минимального значения. Выходное напряжение регулятора 11 до рассматриваемой динамики снова максимально. Резкое повышение потенциала средней точки делителя 5 и 6 приводит к тому, что выходное напря жение блока 3 сравнения стремится полностью открыть т анзистор 2, при этом вновь, как и рассматривалось в ше, через опорный элемент и транзистор 8 тгечет ток. Напряжение на переходе коллектор-база регулятора зафиксировано рабочим напряжением опорного элемента 10. Значительный ток, протекаемый через транзисторы 8 и 2 быстро разряжает выходную емкость фильтра 16, при этом на его вход напряжение не поступает, так к импульсный регулятор 11 закрыт по цепи: выходной полюс стабилизатора, источник 15 смещения, сравнивающий элемент и управляющий элемент 13. Закрытие импульсного регулятора 11 происходит потому, что падение напряжения на регулирующем транзистор 1 будет равно величине рабочего напряжения опорного элемента 10, кото рая несколько больше заданной величины напряжения смещения источника 15. В рассматриваемом режиме падение напряжения на транзисторе 8 фик сировано на уровне рабочего напряже ния опорного элемента 10, а на транзисторе 2 напряжение падает со скоростью разряда выходной емкости фильтра 16, при этом ее ток разряда определяется током транзистора 2. Из описанного выше видно, что данная схема стабилизатора выгодно отличается от известных тем, что она во всех случаях обеспечивает близкие .к фиксированным значениям уровни напряжения на полюсах регулирующего транзистора второго каскада с непрерывным регулированием. Благодаря этому повышается надежность работы регулирующего транзистора 1 и представляется возможным выбирать его низковольтным с ЛУЧШИМИ выходными характеристиками, чем высоковольтные транзисторы. Благодаря тому же представляется возможным лучшие типы низковольтных транзисторов для токозадающего двухполюсника 7, что обеспечивает лучший коэффициент стабилизации и меньший уровень пульсации на выходе двухкаскадного стабилизатора.

СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащий регулирующий транзистор, эмиттер которого соедине-н с выходным выводом стабилизатора, коллектор - с входной шиной стабили- затора, база - с коллектором усилительного транзистора, эмиттер которого подключен к общей шине, а база к выходу блока сравнения, соединенного с выходами источника опорного напряжения и измерительного делителя выходного напряжения, и токостабилиэируниций двухполюсник, подключенный между коллектором и базой регулирующего транзистора, отличающийся тем, что, с целью повышения надежности и стабильности выходного напряжения при работе.в составе непрерывно-импульсного стабилизатора в режиме кодового управления, введены транзистор, резистор и стабилитрон, при этом коллектор и база регулирующего транзистора соединены соответственно с коллектором (Л и эмиттером введенного транзистора, а база последнего соединена с его эмиттером через резистор и с коллектором через стабилитрон.