Амплитудно-временной анализатор Советский патент 1984 года по МПК H03K5/22 

Изобретение относится к импульсн технике и может быть использовано при построении специализированных амплитудно-временных анализаторов и пульсных сигналов. Известен селектор импульсов, содержащий два формирователя импуль сов и три элемента И, причем первый вход первого элемента И соединен с входной шиной, с входом первого фор мирователя импульсов и с первым вхо дом дополнительного элемента И, выход первого формирователя импульсов соединен с вторым входом дополн тельного элемента И и с первым входом второго элемента И, причем выхо последнего подключен к управляищему вхо,цу первого формирователя импульсов, выход дополнительного элемента И соединен с входом второго форм рователя импульсов, выход которого соединен с вторыми входами первого и второго элементов И, два элемента НЕ и второй дополнительный элемент И, первый вход которого подклю чен к выходу второго формирователя импульсов, второй и третий входы через первый и второй элементы НЕ к входной шине и к выходу первого формирователя импульсов, а выход к третьей выходной шине til. Данное устройство имеет недостаточно высокую разрешакщую способность и точность. Наиболее близким к изобретению по технической сущности является амплитудно-временной анализатор, содержащий последовательно соединен ные пороговый элемент, формирователь заднего фронта и логический элемент И, а также времязадающий блок и формирователь переднего фронта, выход которого соединен с R -входом триггера, а источник анализируемого сигнала подключен к первому входу порогового элементаt2 Известный амплитудно-временной анализатор вьщеляет сигналы, для которых определены только минимальная величина пор амплитуды и максимальная величина t, длительноети, т.е. решается частная задача вы ления сигнала с параметрами и,,ор,,.с .-tJ . где максимальная величина сигн ла для данного устройства. Недостатком известного устройств является то, что оно не способно определить, находятся ли параметры сигнала в поле допуска, которое ограничено минимальными и максимальными заданными величинами амплитуды и длительности, т.е. не может с достаточной точностью решить задачу выделения сигнала с параметрами Uxett nopi.Unop2 xe fxi x2J , где Unas , Una, соответственно задан ные минимальная и максимальная амплитуды сигнала, lXi,tj - соответственно заданные минимальная и максимальная длительности сигнала, Цель изобретения - повьшение точности выделения сигнала, ограниченного по амплитуде и длительности заданным полем допуска. Указанная цель достигается тем, что в амплитудно-временной анализатор, содержащий последовательно соединенные основной пороговый элемент, формирователь заднего фронта и логический элемент И, а также времязадающий блок и формирователь переднего фронта, выход которого соединен с R-входом основного триггера, причем источник анализируемого сигнала подключен к первому входу порогового элемента, введены дополнительный пороговый элемент и дополнительный триггер, инвертор, генератор пилообразного напряжения и логический элемент ШШ-НЕ, причем первый вход дополнительного порогового элемента подключен к источнику анализируемого сигнала, вторые входы основного и дополнительного пороговых элементов подключены соответственно к истомнику порогового напряжения низкого и высокого уровней, выход основного порогового элемента соединен с входом инвертора, выход которого соединен с генератором пилообразного напряжения, формирователем переднего фронта и счетным входом основного триггера, выход генератора пилообразного напряжения соединен с времязадающим блоком, выходы которого соединены с логическим элементом ИЛИ-НЕ, выход которого соединен с Ф -входом основного триггера, выход формирователя переднего фронта соеинен с ft -входом дополнительного триггера, счетный вход которого сое3динен с выходом дополнительного порогового элемента, прямой выход основного триггера и инверсный выход дополнительного триггера соеди нены с входами логического элемента И, при этом D -вход дополнительного триггера подключен к положитель ной шине питания. На фиг.1 представлена функциональ ная схема амплитудно-временного анализатора; на фиг.2 - схема времязаданщего блока. Амплитудно-временной анализатор содержит пороговый элемент 1, формирователь 2 заднего фронта, логически элемент ИЗ, времязадающий блок 4, формирователь 5 переднего фронта, триггер 6, пороговьй элемент 7, триггер 8, инвертор 9, генератор 10 пилообразного напряжения, логический элемент ИЛИ 11. Времяэадающий блок 4 содержит пороговый элемент 12 высокого уровня пороговый элемент 13 низкого уровня два цифроаналоговых преобразователя 14 и 15 подключенные к входам пороговых элементов, источник анали зируемого сигнала подключен к первым входам пороговых элементов 1 и 7, вторые входы которых подключены соо ветственно к источнику порогового напряжения низкого и высокого уровней, выход порогового элемента 1 со динен с формирователем 2 заднего фронта и входом инвертора 9, выход которого соединен с генератором 10 пилообразного напряжения, формирователем 5 переднего фронта и счетны входом триггера 6, выход генератора 10 пилообразного напряжения соедине с времязадающим блоком 4, выходы .которого соединены с логическим эле ментом ИЛИ-НЕ 11, выход которого со динен с Д-входом триггера 6, выход формирователя 5 переднего фронта соединен с R-входами триггеров 6 .и счетный вход триггера 8 соединен с выходом порогового элемента 7, прямой выход триггера 6, инверсный выход триггера 8 и выход формирователя 2 заднего фронта соединен с вх дами логического элемента И 3, Д-вх триггера 8 подключен к положительно шине питания. Амплитудно-временной анализатор работает следующим образом. Анализируемый сигнал Ux подает ся на пороговый элемент 1 низкого 184 уровня, который имеет величину порогового сигнала и на пороговый элемент 7, который имеет величину UHQ. порогового сигнала. Если величина , сигнал Ugbi на выходе устройства отсутствует при любой длительности входного сигнала. В случае, когда величина 0 входного сигнала находится в заданном поле допуска изменения амплитуды CUnop,, ОпоРч пороговый элемент 1 преобразует его в импульс и длительностью t , который инвертируется инвертором 9, выходной импульс ( которого управляет работой генератора 10 пилообразного напряжения, -подается на счетный вход триггера 6 и на вход формирователя 5 переднего фронта. Формирователь 5 переднего фронта вьщеляет передний фронт импульса Цз . Выходной сигнал Ug формирователя 5 у станавливает триггеры 6 и 8 в нулевое состояние. На выходе генератора пипообразного напряжения формируется пилообразный импульс и/, длительностью t , который подается на времязадающий блок 4, представлякиций собой два пороговых элемента, один из которых имеет пороговый сигнал величиной Uncrtij, другой - пороговый сигнал величиной UnoPu. Выходы этих пороговых элементов соединены с входами логического элемента ИЛИ 11. В момент времени, когда совпадают линейнонарастающее напряжение U/4 и ( , формируется передний фронт импульса Ug При совпадении линейнонарастающего напряжения U и порогового сигнала формируется задний фронт импульса U Момент времени формирования переднего и заднего фронтов импульса Us определяют пределы поля допустимого изменения длительности анализируемого импульса Cty xil Если длительность анализируемого импульса tjiG ttx, , ГО задний фронт импульса U формируется по заднему фронту импульса Uj, . Если , то импульс Ug не формируется . Результат анализа длительности импульса определяется временным положением заднего фронта импульса Uj относительно импульса Ug , поступающего на Д-вход триггера 6, выход которого соединен с первым входом логического элемент И 3. При

. триггер 6 устанавливается в единичное состояние.

При . ИЛИ -t триггер 6 остается в нулевом состоянии. При Ufe€C(JnoP,UnopJ на выходе порогового элемента 7 импульс U отсутствует. В случае превьшения входным сигналом порогового уровня U),j на выходе элемента 7 формируется импульс и 1 передним фронтом которого триггер 8 переводится в единичное состояние, причем на инверсном выходе триггера 8, соединенном с вторым входом логического элемента И 3, устанавливается нулевой логческий уровень.

Формирователь 2 заднего фронта виделяет задний фронт импульса U/ Выходной сигнал Ug формирователя 2 поступает на третий вход логического элемента И 3. При наличии на входах элемента 3 высокого логического уровня выходной сигнал формирователя 2 через элемент 3 поступает на выход устройства. Установка триггеров 6 и 8 в исходное состояние произойдет в момент прихода переднего фронта следующего импульса.

Таким образом, предложенный амплитудно-временной анализатор с высокой точностью позволяет определить, находятся ли амплитуда и длительность анализируемого сигнала в заданном поле допустимого изменения этих параметров, т.е. решает задачу вьщеления сигнала с параметрами

и,,,,и„,р,, использовании предлагаемого анализатора точность может быть увеличена в 2-3 раза за счет того, что формирование пределов допуска по длительности осуществляется непосредственно анализируемым импульсом, в результате чего погрешность формирования этих пределов сводится до минимума и не зависит от длительности анализируемого импульса.

АМПЛИТУДНО-ВРЕМЕННОЙ АНАЛИЗАТОР, содержащий последовательно соединенные основной пороговый элемент, формирователь заднего фронта и логический элемент И, a также времязадающий блок и формирователь переднего фронта, выход которого соединен с R -входом основного триггера, причем источник анализируемого сигнала подключен к первому входу порогового элемента, отличающийся тем, что, с целью повьшения точности вьщеления сигнала, ограниченного по амплитуде и длительности заданным полем допуска, в него введены дополнительный пороговый элемент и дополнительный триггер, инвертор, генератор пилообразного напряженная и логический элемент ШШ-НЕ, причем пер вый вход дополнительного порогового элемента подключен к источнику анализируемого сигнала, вторые входы основного и дополнительного пороговых элементов подключены соответственно к источнику порогового напряжения высокого и низкого уровней, выход основного порогового элемента соединен с генератором пилообразного напряжения, формирователем переднего фронта и счетным входом основного триггера, выход генератора пилообразного напряжения соединен с времязадакяцим блоком, выходы которого соединены с логическим элементом ИЛИ-НЕ, выход которого соединен с Ъ -входом основного (Л триггера, выход формирователя переднего фронта соединен с Q -входом дополнительного триггера, счетный вход которого соединен с выходом дополнительного порогового элемента, прямой выход основного триггера и инверсный выход дополнительного триггера соединен с входами логического ел элемента И, при этом D-вход дополниtsd тельного триггера подключен к положи-тельной шине питания. 00

Фе/г./

Фиг.2