Многоразрядный управляемый магазин сопротивлений Советский патент 1985 года по МПК H03M1/00 

Изобретение относится к информационноизмерительной технике и предназначено для использования в качестве образцового кодоуправляемого магазина сопротивлений для автоматизированных метрологических испытаний измерительных каналов, содержащих резистивные датчики, или в автоматических мостах постоянного тока.

Цель и|{(бретения - повышение надежности и расширение области применения за счет устранения включенияУЦОП-транзистора последовательно в цепь образцового резистора, а также за счет замены последовательного управляемЬго делителя напряжения на управляемый делитель напряжения типа R-2R или цифроаналоговый преобразователь множительного типа.

На чертеже представлена схема устройства.

Устройство содержит блок 1 управления, соединенный шинами управления с каждым разрядом управляемого делителя 2 напряжения, состоящего из МОП-транзисторов 3-1-3l n- 1), последовательно соединенных эталонных резисторов 4-1-4-п. Стоки МОПтранзисторов 3-1-3-(п+1) объединены и подключены к первому выходу управлявшего делителя 2 напряжения, соединенного с неинверсным входом операционного усилителя 5, стоки МОП-транзисторов 3-1-3-(п-|--fl) подключены к соответствующим выводам эталонных резисторов 4-1-4-п, а затворы МОП-транзисторов 3-1-3-(п+1) подключены к соответствующим щинам управления блока 1 управления. Первый образцовый резистор 6 соединен первым выводом с общей шиной и первой входной клеммой 7 устройства, второй вывод образцового резистора 6 соединен с эмиттером биполярного транзистора 8 и инверсным входом операционного усилителя 5, выход которого соединен с затвором полевого транзистора 9, исток которого соединен с базой биполярного транзистора 8, а сток соединен с коллектором биполярного транзистора 8, с первым выводом второго образцового резистора 10 и неинверсным входом сумматора 11, инверсный вход которого подключен к второму выводу второго образцового резистора 10 и к полюсу источника 12 питания, выход сумматора 11 соединен с первым концом цепочки резисторов 4-1-4-п со стороны первого разряда управляемого делителя 2 напряжения, второй конец цепочки резисторов 4-1-4-п которого соединен с общей шиной, вторая входная клемма 13 устройства подключена к инверсному входу операционного усилителя 5.

Устройство работает следующим образом.

Исходное состояние устройства характеризуется открытым МОП-транзистором 3-(п+1) и отсутствием коммутации на входных клеммах 13(+) и 7(-). При этом на неинвертирующем входе операционного усилителя 5 нулевой потенциал (относительно

общей шины), положительная обратная связь по току, реализуемая аналоговым сумматором 11, отключена, и на входных клеммах 13 и 7 отслеживается нулевой потенциал, который сохраняется также при подключении к входным зажимам источника тока. При отпирании какого-либо другого МОП транзистора 3 включается положительная обратная связь через неинвертирующий вход операционного усилителя 5. При подключении к входу многоразрядного управляемого магазина сопротивлений источника тока на эмиттере биполярного транзистора 8 возникает положительный отпирающий потенциал, через второй образцовый резистор 10

течет ток и на нем возникнет разность потенциалов, которая выделяется аналоговым сумматором И и подается на резистор 4-1 управляемого делителя 2 напряжения. Управляемый делитель 2 напряжения делит напряжение с выхода аналогового сумматора

11 на коэффициент

И

К - m-L

где

п - число эталонных резисторов (р.езисторы имеют одинаковые номиналы сопротивлений) ;

,2,...,n,n ч-1 - номер выбранного МОПтранзистора 3.

Из условия точного функционирова , ния устройства следует, что напряжение на неинвертирующем входе операционного усилителя 5 должно равняться напряжению на втором выводе первого образцового резистора 6. Учитывая также, что ток в цепи эмиттера биполярного транзистора 8 пренеб2 режимо мало отличается от тока в цепи коллектора, так как ток затвора полевого транзистора 9 и входной ток сумматора 11 пренебрежимо малы («0,001%) по сравнению с током в цепи эмиттера (1-20 мА), то можно записать 0

(IBX+IK),(1)

гдеивх,1в)( - напряжение и ток на зажимах 7, 13;

RI - сопротивление первого образцо5вого резистора 6;

Ь - ток через второй образцовый

резистор 10.

Так как операционный усилитель 5 с транзисторами 8 и 9 работает как эмиттерный повторитель, то можно записать 0

. Ra- к,(2)

гдeR2 - сопротивление второго образцового

резистора 10.

Исключая из уравнений (1) и (2) пере5 менную Ц, получаем

UBX . , Ri+KRz

(3)

IKZ

31173542д

Из выражения (3) следует, что входноеЭто уравнение описывает параллельное

сопротивление устройства равновключение постоянного Ri и переменного

Ув1 RtKRt .( подключении к источнику тока, так и к исIBX К ч-кКаточнику напряжения. Устройство можно подO k l, O R«Ar Ri//R2.BOM по цепям питания.

Устройство ведет себя одинаково как при

соединять параллельно с другими резисторами в любую цепь, не связанную с устройст

МНОГОРАЗРЯДНЫЙ УПРАВЛЯЕМЫЙ МАГАЗИН СОПРОТИВЛЕНИЙ, содержащий блок управления, соединенный шинами управления с каждым разрядом управляемого делителя напряжения, состояшего из последовательно соединенных резисторов и МОП-транзисторов, соединенных стоками и подключенных истоками к выводам резисторов, а затворами МОП-транзисторы соединены с соответствующими шинами управления, первый образцовый резистор, соединенный с общей шиной и первым входным зажимом многоразрядного управляемого магазина сопротивлений, и операционный усилитель, отличающийся тем, что, с целью повышения надежности и расширения области применения, дополнительно введены полевой транзистор, биполярный транзистор, второй образцовый резистор, сумматор, причем затвор полевого транзистора соединен с выходом операционного усилителя, неинвертирующий вход которого соединен со стоками МОП-транзисторов, а инвертирующий вход - с вторым выводом первого образцового резистора и эмиттером биполярного транзистора, база которого соединена с истоком полевого транзистора, а коллектор - со стоком полевого транзистора и первым выводом второго образцового резистора, второй вывод которого подключен к полюсу источника питания и инверсному входу аналогового сумматора, прямой вход последнего соединен с первым выводом второго образцового резистора, а выход - с выводом резистора первого разряда управляемого делителя напряжения, последний резистор которого соединен с общей шиной, при этом второй входной зажим многоразрядного управляемого магазина сопротивлений соединен с инверсным входом операционного усилителя.