Регулируемый инвертор Советский патент 1985 года по МПК H02M7/5395 

11 Изобретение относится к электротехнике н может быть использовано в системах вторичного электропитания и электропривода для преобразования постоянного напряжения в переменное Цель изобретения - повышение точности регулирования путем программного управления амплитудой выходного напряжения. На чертеже показана функционгшьна схема устройства. Схема содержит входной регистр 1 с многоразрядным двоичным входом. С выхода регистра сигнал в параллель ном двоичном коде поступает на вход преобразователя 2 кодов, в котором входной код преобразуется в другую группу двоичных сигналов для управле ния логическими схемами И ( ). На второй вход схем И подается одна из фаз прямоугольных импульсов.Вы ходные сигналы схем Н усиливаются и дешифрируются (распределяются) посредством усилителя-дешифратора 4 и поступают на управлякмдие входы инвер торных ячеек . Инверторные ячей ки содержат выходные трансформаторы 6с д-отводами первичной обмотки и m -парами вторичных обмоток, транзисторы 7-,-7 одного такта и транзис торы 8,,- 8,- другого такта, защитные диоды , диоды , пропуска о.братного тока. Ключ 11 постоянного тока через выпрямительный мост 12 подключен к обмотке 13. Первичная обмотка 14 имеет отводы.f Вторичные обмотки первой группы и второй группы и иЦ-18 через ключи 19-24 переменного тока соединены с нагрузкой 25. Задающий генератор 26 через делитель 27 частоты с двумя группами выходных сигналов и блок 28 памяти соединен с це пями управления ключей переменного тока. Регулируемьй инвертор в режиме регулирования переменного прямоуголь ного напряжения работает следующим образом. Входной код управления запоминает ся во входном регистре 1 и поступает на адресный вход преобразователя 2 кодов, в качестве которого может быть использовано постоянно программируемое запоминающее устройство. Сигнал с преобразователя кодов управляет работой схем И (), на которые подаются сигналы из фаз за72пускагацих инверторы импульсов (а-5). На каждый из транзисторов . , . инверторных ячеек подключено через согласующий усилитель 4 по две схемы И, что позволяет в зависимости от выходного кода преобразователя 2 изменять фазу запускающих импульсов на одной из пар транзисторов , 2-82 при запирании остальных транзисторов. В зависимости от выбора той или иной пары транзисторов, на которые подается сигнал запуска, изменяется количество включенных витков первичной обмотки 13, что приводит к изменению выходного напряжения на обмотках 15-18. При изменении полярности импульсов запуска путем подачи управляющего сигнала от преобразователя 2 на смежные схемы И, подключенные к тем же базамтранзисторов, изменяется полярность напряжения на выходных обмотках. Таким образом, выходной код преобразователя 2 управляет уровнем и знаком напряжения на выходных обмотках инверторных ячеек, причем напряжение, равное нулю формируется путем подачи -отпирающего сигнала на транзистор 11, который через диодный мост 12 шунтирует обмотку 14 при запертых остальных транзисторах ,-, . При последовательном соединении одноименных выходных обмоток, например, 5 выходе (точки N) получают переменное прямоугольное напряжение, регулируемое от нуля до величины цифровой емкости инвертора, с дискретностью по десятичной системе счисления. Цифровая емкость, или максимальное числе уровней, которое может быть синтезировано в цифровом инверторе, определяется количеством транзисторов в инверторной ячейке 21+1 - основанием семиричной системы счисления и количеством инверторных ячеек in- разрядностью инвертора. 1 В предлагаемом инверторе каждая из инверторных ячеек реализует один разряд системы счисления. Таким образом, если использовать семиричный код для построения цифрового инвертора, состоящего из последовательно соединенных инверторных ячеек 5, . . ., 5 , необходимо обеспечить соотношение выходных сигналов между соседними инверторными ячейками 5-,, З (при одном и том же числе кода для каждого разряда) равное семи. Каждая из инверторных ячеек 5 , .. ., 5 должна обеспечивать семь уровней сигнала, относящи ся между собой как числа натурально го ряда: О, ±1, ±2, +3. Коэффициенты передачи инверторны ячеек 5 , ..., 5 соотносятся между собой по закону геометрической прогрессии со знаменателем, равным 2i+ +1, где i- количество отводов в каждой половине первичной обмотки 13. Наибольший коэффициент передачи инвертора по напряжению соответству ет включению ключей . Следующий уровень, меньший на единицу, обеспечивается включением ключей 1 и 8,, и т.д. Наименьшему уровню, равному единице, соответствует включение только ключей 7,- и 8. Уровень равный нулю обеспечивается включением шунтирующего ключа 11 . Например, для обеспечения заданн точности формирования переменного н пряжения достаточно использовать ин вертор из трех инверторных ячеек 5 5,, Sj ) с тремя отводами () с семиричной системой счисления (основание системы Р 7). При этом максимальная цифровая емкость генер тора равна VTДопустим,необходимо сформировать уровень выходного сигнала равный 161е, где е- уровень напряжения, соответствующий единице Число 161 Б можно представить в следующем виде: 161 е е(3-72+2-7+0-7), код 320. Для реализации этого числа при условии синфазной подачи импульсов запуска на одноименные транзисторы всех инверторных ячеек необходимо подать запускающие импульсы на транзисторы 7з и 8з (число 147) старшего разряда (инверторная ячейка 5д), на транзисторы 72 и Sj инверторной ячейки 52 (число 14) и ключ 11 (число О) инверторной ячейки 5 . Использованием более высокого основания системы счисления нежели дво ичное или троичное удается значитель но упростить устройство в целом. Совокупность инверторных ячеек, узлов 1, 2, 3 и 4 представляют собой синтезатор амплитуды переменного прямоугольного сигнала. Дополнительные обмотки и ключи 19-24 используются для синтеза переменного функционального напряАения, например, синусоидального, треугольного, трапецеидального и т.д. При этом устройство работает следующим образом. В схему управления вводится синтезатор формы, состоящий из двух групп по i вторичных обмоток в каждой инверторной ячейке. При этом обмотки, принадлежащие одной группе и одной инверторной ячейке, содержат одинаковое количество витков; обмотки., принадлежащие одной группе, но разным инверторным ячейкам, отличаются по количеству витков в р раз, где Р основание системы счисления синтезатора амплитуды. Каждая группа обмоток делится на две равные подгруппы: одноименные обмотки в каждой инверторной ячейке, принадлежащие одной подгруппе, соединяются между собой последовательно, образуя промежуточные отводы, а затем обе подгруппы соединяются между собой согласно, образуя средний отвод. К крайним, промежуточным и среднему отводам подключаются ключи переменного тока. Соотношение витков в каждой инверторной ячейке между обмотками разнь х групп равно основанию системы счисления, выбранного для синтезатора формы. Уровень амплитуды переменного функционального напряжения задается, как и прежде, входным кодом управления, а необходимая форма напряжения синтезируется путем вариации последовательности коммутации ключей 1924 от вторичных обмоток инверторных ячеек. При этом используется ступенчатая аппроксимация необходимой формы кривой напряжения. В основе синтеза необходимого текущего уровня напряжения в любой момент времени периода выходного сигнала лежит использование также нечетной семиричной системы счисления, но в данном случае элементами счисления являются отдельные обмотки 15,-18;, а разряами - группы последовательно соединенных обмоток.

1. РЕГУЛИРУЕМЫЙ ИНВЕРТОР, содержащий m инверторных ячеек, первичная обмотка выходного трансформа. тора каждой из которых имеет промежуточные отводы, к которым подключены через защитные диоды силовые ключи, а выходные обмотки всех ячеек соединены последовательно между собой и выходными вьшодами инвертора, и цифровой блок управления, состоящий из задающего генератора, делителя частоты и программируемого блока памяти, отличающийся тем, что, с целью повьшения точности регулирования путем программного управления амплитудой выходного напряжения, в цифровой блок управления введены входной регистр, преобразователь кодов, логические схемы И и усилитель-дешифратор, причем выходы регистра подключены к адресным входам преобразователя кодов, выход которого подключен к первым входам схем И, выходы которых подключены к входам усилителя-дешифратора, к выходу которого подключены цепи баз транзисторов и инверторных ячеек, а к вторым входам схем И - выход делителя частоты. 2. Инвертор ПОП.1, отличающийся тем, что выходные обмот€ ки инверторных ячеек выполнены в ви(Л де двух групп и соединены последоваС тельно между собой, образуя промежуточные отводы, к которым подключены первые силовые вьшоды ключей переменного тока, вторые силовые выводы которых объединены, а к управляющим выводам ключей подключены выходы указанного блока памяти, к адресным входам которого подключены выходы делителя частоты.