Пороговый логический элемент (его варианты) Советский патент 1985 года по МПК H03K19/16 

2. Пороговый логический элемент, выполненный на магнитном токовом переключателе, содержащем два микросердечника, два диода, две встречно включенные обмотки считывания, которые выполнены соответственно на первом, втором микросердечниках, начала обмоток считывания соединены с входной шиной считывания, концы первой и второй обмоток считывания соединены соответственно с анодом первого и второго диодов, катоды которых соединены соответственно с первой, второй выходными шинами считывания, п выходных шин записи, п пар шин записи прямого и инверсного значений аргумента, обмотку начальной установки, выполненную на первом, втором микросердечниках, и п обмоток записи прямого значения аргумента, каждая из которых выполнена на первом, втором микросердечниках.

числа витков обмоток записи прямого значения аргумента соответствуют весам аргументов пороговой функции, п шин записи прямого значения аргумента соединены соответственно с началом п обмоток записи прямого значения аргумента, концы которых соединены соответственно с п шинами записи инверсных значений аргумента, концы n-k, где , обмоток записи прямого значения аргумента соединены соответственно с n-k выходными шинами записи, отличающийся тем, что, с целью повышения надежности, k шин записи прямого значения аргумента соединены соответственно с k выходными шинами записи, причем суммарное число витков k обмоток записи прямого значения аргумента соответствует весу порога пороговой функции.

1. Пороговый логический элемент, выполненный на магнитном токовом переключателе, содержащем два микросердечника, два диода, две встречно включенные обмотки считывания, которые выполнены соответственно на первом, втором микросердечниках, начала обмоток считывания соединены с входной шиной считывания, концы первой и второй обмоток считывания соединены соответственно с анодами первого и второго диодов, катоды которых соединены соответственно с первой, второй выходными шинами считывания, п пар шин записи прямого и инверсного значений аргумента, п выходных шин записи, п пар обмоток записи прямого и инверсного значений аргумента, в каждой из которых обмотки записи прямого и инверсного значений аргумента включены встречно и выполнены на первом и втором микросердечниках, числа витков обмоток записи аргументов соответствуют весам аргументов пороговой функции, каждая пара шин записи прямого и инверсного значений аргумента соединена соответственно с началами обмоток записи прямого и инверсного значений аргумента соответствующей пары обмоток записи прямого и инверсного значений аргумента, в которой концы обмоток записи прямого и инверсного значений аргумента объединены, в n-k парах, где , обмоток записи прямого и инверсного значений аргумента концы обмоток записи прямого и инверсного значений аргумента соединены с соответствующей выходной щиной записи, отличающийся тем, что, с целью повышения надежности, в k парах шин записи прямого и инверсного значений аргумента шины записи прямого значения аргумента соединены с соответствующими выходными шинами записи, причем суммарное число витков обмоток записи прямых значений аргумента в k парах обмоток записи прямого и инверсного значений аргумента соответствует весу порога пороговой функции.

Изобретение относится к автоматике и вычислительной технике и может найти применение в реализации технических средств в этих областях.

Целью изобретения является повышение надежности путем совмеш,ения функции пороговой обмотки с функцией обмоток записи аргументов, т.е. изменения соотношения числа витков обмоток записи прямого и инверсного значений аргумента при сохранении обш,его числа витков обмоток записи прямого и инверсного значений аргумента.

Исключение пороговой обмотки уменьшает обшее число витков обмоток при заданном конструктивном размере, что позволяет увеличить число аргументов (число обмоток) или число витков в обмотках аргументов.

На фиг.1 приведена схема порогового логического элемента с обмотками записи прямого и инверсного значений каждого аргумента; на фиг.2 - схема порогового логического элемента с обмоткой записи только прямого значения каждого аргумента.

Логический элемент (фиг.1) содержит микросердечники 1 1 и 1 2, диоды и , обмотки и считывания, обмотку записи прямого значения первого аргумента, обмотку записи инверсного значения первого аргумента, обмотку записи прямого значения второго аргумента, обмотку записи инверсного значения второго аргумента, обмотки и записи соответственно прямого и инверсного значений третьего аргумента, входную шину 7 1 считывания, выходные шины и считывания, шины

- записи соответственно прямых значений первого, второго и третьего аргументов, шины - записи инверсных значений соответственно первого, второго и третьего аргументов, выходные шины

- записи соответственно первого, второго и третьего аргументов. Логический элемент (фиг.2) содержит микросердечники 11 1 и 11 2 диоды и , обмотки и считывания, обмотки - записи прямых значений соответственно первого, второго и третьего аргументов, обмотку 15 начальной установки, входную шину считывания, выходные шины и считывания, шинь - записи прямых значений соответственно первого, второго и третьего аргументов, шины - записи инверсных значений соответственно первого, второго и третьего аргументов, выходные шины - записи соответственно первого, второго и третьего аргументов.

Начала встречно включенных обмоток и считывания (фиг.1) выполненных соответственно на микросердечниках 1 1 и , соединены с входной шиной

считывания, концы обмоток и соединены соответственно с анодами диодов и , катоды которых соединены соответственно с выходными шинами и считывания, шины - записи прямых значений аргументов соединены соответственно с началами обмоток , и записи прямых значений аргументов, концы обмоток , и 6 1 соединены соответственно с концами

обмоток , и , начала которых соединены соответственно с шинами - записи инверсных значений аргументов, обмотки , и включены соответственно встречно с обмотками , и , обмотки - и - выполнены на микросердечниках и , числа витков обмоток 4 1 - 6 1 соответственно равны числам витков обмоток - и соответствуют весам аргументов пороговой функции, начала обмоток и и конец обмотки 6 1 соединены соответственно с выходными шинами - записи, суммарное число витков обмоток 4 1 и 5 1 соответствует весу порога пороговой функции.

Начала встречно включенных обмоток и считывания (фиг.2), выполненных соответственно на микросердечниках 11 1 и , соединены с входной шиной , концы обмоток и соединены соответственно с анодами диодов и , катоды которых соединены соответственно с выходными шинами и считывания, шины - прямых значений аргументов соединены соответственно с началами обмоток - записи прямых значений аргументов, концы которых соединены соответственно с шинами - инверсных значений аргументов, шины , и соединены соответственно с выходными шинами - 19 3 записи, обмотки - и 15 выполнены на микросердечниках 11 1 и , числа витков обмоток 14 1 - соответствуют весам аргументов пороговой функции, суммарное число витков обмоток и соответствует весу порога пороговой функции.

В логических элементах (фиг. 1 и 2) пороговая обмотка отсутствует, однако функция пороговой обмотки совмешена с функцией обмоток записи аргументов, при этом соотношение числа витков записи прямого и инверсного значений аргументов изменяется при сохранении общего числа витков записи прямого и инверсного значений аргумента.

Для совмещения пороговой обмотки с обмотками какого-либо аргумента надо часть витков пороговой обмотки просуммировать с прямым и инверсным значением витков аргументов. Числа витков обмоток с встречными витками вычитываются, с согласными (или нулевыми витками) - суммируются. При этом чаше всего число витков пороговой обмотки, совмешаемых с аргументом, берется равным числу витков аргумента. Далее таким же образом производится совмещение оставшихся витков пороговой обмотки со следующим аргументом и так до полного исключения пороговой обмотки. В результате совмещения пороговой обмотки общее число витков уменьщается в предельном случает до 50%.

По первому варианту (фиг.1) в начальный такт производится импульсом тока запись аргументов обмотки 4 - 6 записи. В результате записи ампер-витки обмоток суммируются, в элементе реализуется пороговая функция. Например, при реализации

О функции и трех аргументов обмотки записи содержат по одному витку. Суммарные ампер-витки на наборах с X: Х2 Хз по Xi Х2 Хз равны -5,-3,-3,-1,-3,-1,-1 ед, соответственно и намагничивают микросердечник в отрицательное состояние, а на наборе Xi Х2 Хз суммарные ампер-витки равны +1 ед. и намагничивают микросердечник в положительное состояние. После записи в следующий такт производится считывание вычисленного значения логической функции, для

0 чего на шину считывания подается импульс тока считывания, который проходит через диод 2-1 или 2-2 в зависимости от величины импеданса нелинейного дросселя многовитковой обмотки 3-1 и 3-2 считывания в соответствующей ветви.

По второму варианту (фиг.2) в начальный такт импульсом тока производится начальная установка обмоткой 15 начальной установки, затем следуюшим тактом произвоQ дится импульсом тока запись аргументов обмотки - записи аргументов. В результате записи ампер-витки обмоток суммируются, в элементе реализуется пороговая функция. Например, при реализации функции И трех аргументов обмотки записи

и обмотка начальной установки содержат по одному витку. Суммарные ампер-витки на наборах с Xi Xg Хз по Xi Х2 Хз равны -2, -1, -1, О, -1, О, О ед. соответственно и намагничивают микросердечник в отрицательное состояние. Нулевые ампер-витки не

перемагничивают микросердечник, он остается в отрицательном состоянии, установленный обмоткой начальной установки. На наборе Х| Х2 Хз суммарные ампер-витки равны + 1 ед. и намагничивают микросердечник и положительное состояние. После записи в следующий такт производится считывание вычисленного значения логической функции, для чего на шину считывания подается импульс считывания, который проходит через диод 12-1 или 12-2 в зависимости от величины импеданса нелинейного дросселя, многовитковой обмотки 13-1 и 13--2 считывания в соответствующей ветви. Для ввода инверсного значения функции достаточно соединить выходные щины функции и щины записи аргумента крест накрест.

13--1

/(/

-2Т

17

о-I//--/

М-..

/2

Ю

17-3

о

Фиг. 2