Система питания дуговой сталеплавильной печи Советский патент 1985 года по МПК H02J3/26 

Изобретение относится к электротехнике, в частности к системам элек троснабжения дуговых сталеплавильных печей. Целью изобретения является расширение пределов симметрирования и повьппение точности симметрирования то. ков в системе электроснабжения дуговых сталеплавильных печей. На фиг.1 изображена блок-схема системы питания дуговой сталеплавиль ной печи, на.фиг.2 - схема блока выбора наименее загруженной фазы, на фиг.З - векторная диаграмма токов. Система питания дуговой сталеплавильной печи (фиг.1) содержит систему электроснабжения 1, от которой пи тается дуговая сталеплавильная печь 2 через печной трансформатор 3, в рассечку первичных обмоток которого включены встречно-параллельные тирис торы 4, последовательно с первичными обмотками печного трансформатора 3 включены трансформаторы тока 5, во вторичную цепь которых включены шунты 6, к которым подключен блок защит встречно-параллельных тиристоров 7 и преобразователи эффективного значе ния тока 8, а выходы блока 8 подключены к входам блока выбора наименее загруженной фазы 9 выходы которого подключены к системе импульсно-фазового пофазного управления 10, а выхо ды системы импульсно-фазового пофазного управления подключены к упрг шя кицим электродам встречно-параллельны тиристоров 4, кроме этого, к системе .электроснабжения 1 подключены фильтры высших гармоник 11. Блок 9выбора наименее загруженной фазы (фиг.2) содержит запоминающие устройства 12, входы которых соедине ны с выходами преобразователей эффек тивных значений токов 8, а выходы запоминающих устройств 12 подключены к одним из входов блока сравнения 13 и к входам сумматора опорного сигнала 14, выход которого подключен к вгорым входам блока сравнения 13, а вькоды блока сравнения 13 подключены к одним из входов блока сумматоров 15 и к входам блока инверторов 16, выходы которого подключены к вторым входам блока сумматоров 15, выходы блока 16подключены к входам схем совпадения знаков сигналов 17 и к одним из входов электронных ключей 18, а к вторым входам электронных ключей подключены выходы схем совпадения знаков сигналов 17, выходы электронных ключей 18 подключены к системе импульсно-фазового пофазного управления 10. Система питания дуговой сталеплавильной печи работает следуюпщм образом. Неравенство сопротивлений нагрузки дуговой сталеплавильной печи 2, соединенных по схеме звезда, вызывает перекос по модулю и фазе линейных токов 1э„, 1-96 (Фиг.1). При этом возникает перекос фазных токов Iflii, са во вторичных обмотках печного трансформатора 3 и соответственно- токов 1д0, IBC 1ся в первичных, соединенных по схеме треугольник. Несимметричные токи 1дц, IRC сд образуя неправильный треугольник (фиг.З), создадут токи прямой и обратной последовательностей в линейных токах 1д, 1, системы элекчгроснабжения, поскольку питание дуговых сталеплавильных печей осуществляется от трехфазной системы напряжений без нулевого провода. Для достижения симметрии линейных токов 1д, Ig, IP системы электро- . снабжения с шунтов 6 снимаются сигналы, пропорциональные мгновенным значениям фазных токов , IRC -СА и подаются на преобразователи эффективного значения тока 8, формирукицие сигналы пропорциональные действующим значениям фазных токов 1дд, Igc CAJ после чего эти сигналы поступают на запоминакнцие устройства 12, где запоминаются на интервале от одного до нескольких периодов промьшшенной частоты. С запоминающих устройств 12 сигналы 1др, Igp, 1сд поступают на сумматор 14, на выходе кот орого получается сумма сигналов всех фаз (1др+1д.+1(.д) с обратным знаком, модуль которой больше модулей сигналов любой КЗ фаз. Эта сумма является опорным сигналом IQ и подается на один из входов блока сравнения 13, на вторые входы которого подаются сигналы непосредственно из входов запоминающих устройств . 12. В результате сравнения на выходах блока сравнения 13 получаются разности между опорным сигналом 1,п, и сигналами соответствующих фаз, т.е. (А1д5, ulftc -СА обратным знаком. Величины сигналов соответствующих разностей зависят от величин сигналов, пропорциональных действую-: щим значениям фазных отоков. Для большего тока разность будет меньше, а для меньшего - больше. На инверторах 16 разности сигналов изменяют знаки, а в блоке сумматоров 15 производится сравнение разности сигналов (л1дд, --cfl между собой таким образом, что из каждой разности вычитаются разности других фаз, и на выходе блока сумматоров 15 появляются разности разностей сигналов с обратными знаками, при этом на каждую фазу приходится по два сигнала, на фазу АВ приходятся сигналы (ЛТдц41 gp) и () на фазу ВС - сигналы (лТвс-Ь АЕ,) и ( л1рс ) а фазу СА - сигналы (Л1рд-д1дв) и (Ыгд д1).Если вычитаются меньшие разности от большей, то получаются два сигнал-а с отрицательными знаками,, которые соответствуют фазе с наименьшим током, и эти сигналы подаются на вхо ды схемы совпадения знаков сигналов 17 этой фазы, а из вычитаний между другими разностями получаются сигналы с различными или положительными знаками, которые соответствуют, фазам с большими токами,и эти сигналы подаются на остальные схемы совпадения знаков сигналов 17. Схема совпадения знаков сигналов фазы с наименьшим током на выходе вьщает сигнал, который подается на вход электронных ключей этой же фазы, а электронные ключи 18 подают сигналы на регуляторы системы импульсно-фазового пофазного управления 10 двух других фаз, уменьшая токи в этих фазахчЦО величины наименьшего тока с помощью встречно-параллельных тиристоров4, включенных в соответствующие фазы. После выравнивания токов фаз выравниваются разности ДХдв --вс Л1сд по модулю, в результате сравнивания которых блоки сумматоров 16 на выходах этого блока получаются нули поэтому сигналы, воздействующие на регуляторы системы импульсно-фазового пофазного управления, не вырабатываются и все тиристоры возвращаются в открытое состояние,.

Например, наименьший ток в фазе АВ, наибольший в фазе СА и средний по величине между наибольшим и наименьшим.в фазе ВС. С шунтов 6 поступают сигналы, пропорциональные мгновенным злачениям токов фаз 1дв. пс 1сд, на преобразователи эффективного значения токов 8, на выходах которых получают аналоговые сигналы 1дв ас 1(д , пропорциональные действующим значениям соответствующих фазных токов, которые поступают на входы запоминающих устройств 12, где запоминаются на интервале от одного до нескольких периодов. Из запоминающих устройств 12 сигналы с положительными знаками поступают на один из . входов блока сравнения 13 и на три входа, по количеству фаз, сумматора 14, который формирует опорный сигнал IOH -АВ --БС СИ ° модулю больший от сигналов, фаз, и зтот опорный сигнал с отрицательным знаком поступает на другие входы блока сравнения 14. На выходах этого блока получатся разности между.опорным сигналом и сигналами отдельных фаз с положительными знаками, для фазы АВ - д 1; ц -1др+1дцНаибольшая по модулю, для фазы ВС - л1в(.-1оп вс меньшая по модулю от йХдц и для фазы СА - Д 1(.д -1(50 сд наименьшая по модулю, которые попадают на одни из входов блока сумматоров 15 и на входы инверторов 16. На выходах иниерторрв получатся разности Л1дц, Д1д иьХса с отрицательными знаками, которые поступают на вторые входы блока сумматоров 15 в следующем порядке: на сумматоры фазы АВ подаются сигналы ulgc и ,фазы ВС - сигналы UIpiB и й1сд , фазы СА - сигналы йХдц и Л.,. На выходах блока сумматоров 15 получаются сигналы для фазы .АВ с наименьшим током - () АВ ---СА оба с отрицательными знаками, для фазы ВС с большим током +( и -(Л1 ) различными знаками и для фазы СА с наибольшим током + (Ы(,д-й1дв) и +( положительными знаками. Эти сигналы поступают на входы схем совпадения знаков сигналов 17 и на одни из входов электронных ключей 18. Схема совпадения знаков сигналов 17 фазы АВ сработает, поскольку на ее входы подадутся два сигнала с отрицательными знаками, т.е. -( и -(й1дд-Ы(;д) и -( работается сигнал на включение электронных ключей 18, включенных в фазе АВ, которые подадут сигналы на

регуляторы фаз ВС и СА системы им.пульсно-фазового пофазного управления 10. Сигналы этих регуляторов, пропорциональные сигналам (,А1) и (1дб-А1сл) изменяют углы отпирания встреччо-параллельных тиристоров 4 в фазах ВС и СА таким образом, что токи фаз ВС и СА уменьшаются до величины тока фазы АВ, что приведет к выравниванию по модулю ф&зных токов 1др, Igc сД следовауельно, .к исчезновению токов обратной последовательности в токах системы электроснабжения 1д, 10, (;.

Предлагаемая система питания дуговой сталеплавильной печи может быть использована для осуществления симметрирования .токов в трехфазных системах электроснабжения дуговых сталеплавильных печей, цехов с электросварочным оборудованием и другими потребителями с несимметричными, нелинейной и быстроизменяющейся нагрузкой. Кроме этого, система питания способа автоматически осуществляет симметрирование токов системы электроснабжения за 0,04-0,06 с, при этом не требуется изменять положение электродов дуговой сталеплавильной печи, если значение тока дуги фазы с наименьшим

током не мен-ьше заданного. В случаеобрыва дуги и исчезновения тока устройство отключит токи остальных фаз с помощью тиристоров, тем самым существенно облегчит условия работы основного электрооборудования и коммутационной аппаратуры системы электроснабжения. Кроме того, в мощных дуговых сталеплавильных печах неравенство мощностей дуг по фазам может достигать больших значений

(0,5-0,7) (1,3-1,5)P,

что приводит к несимметрии токов в системе электроснабжения дуговых электропечей, достигающей 4,5%. Использование предлагаемой системы питания позволяет уменьшить несиммет- рию токов в системах электроснабжения дуговых сталеплавильных печей до 1,52% за . счет пофазного управления и высокого быстродействия системы питания.

-t

n -ti-fli

fn

-r

JJ

n

-Й1

J

JA6

Фиг. 3

/5C

1. СИСТЕМА ПИТАНИЯ ДУГОВОЙ СТАЛЕПЛАВИЛЬНОЙ ПЕЧИ, содержащая печной трансформатор, фильтры высших гармоник, подключенные к первичным обмоткам печного трансформатора, встречно-параллельные тиристоры с системой импульсно-фазового пофазногс управления, измерительные органы токов, отличающаяся тем, что, с целью расширения пределов и повьппения точности симметрирования токов в системе электроснабжения, она дополнительно содержит преобразователи эффективного значения тока и блок выбора наименее загруженной фазы, при этом первичные обмотки печного трансформатора соединеныпо схеме треугольник, указанные встречно-параллельные тиристоры включены в рассечку первичных обмоток печного трансформатора, а последовательно с первичными обмотками печного трансформатора включены измерительные органы токов, к выходам измерительных органов токов подключены преобразователи эффективного значения тока, выходы которого подключены к блоку выбора наименее загруженной фазы, а выходы блока выбора наименее загруженной фазы подключены к входам системы импульсно-фазового пофазного управления. 2. Система питания по п.1, о т ли чающаяся тем, что блок выбора наименее загруженной фазы содержит, запоминающие устройства, сумматор опорного сигнала, блок сравнения, блок инверторов, блок сумматоров, блок схем совпадения Знаков сигналов, электронные ключи, при этом выходы преобразователей эффак- тивного значения тока подключены к входам запоминающих устройств, выходы которых подключеньт.к одним из входов блока сравнения и к входам сумматора опорного сигнала, а выход сумматора опорного сигнала подключен ;О О к другим входам блока сравнения, вы- . ходы блока сравнения подключены к одним из входов блока сумматоров и к 9 входам блока инверторов,, выходы блока :А9 инверторов подключены к другим входам блока сумматоров, выходы которого подключены к первым входам электронных ключей и к входам блока схем совпадения знаков сигналов, выходы влока схем совпадения знаков сигналов подключены к вторым входам электронных ключей, а выходы электронных ключей подключены к входам системы ймпульсно-фаэового пофаэного управления.