Цифровой фазометр Советский патент 1985 года по МПК G01R25/00 

Изобретение относится к иэмерительной технике и может быть использовано в цифровых измерительных устройствах аналоговых величин с промежуточным преобразованием в фазу. Цель изобретения - повьшение быстродействия цифрового фазометра при сохранении точности. На чертеже представлена структурнал схема цифрового фазометра. . Цифровой фазометр содержит .коммутатор 1, входы которого соединены с входами устройства, а выход подклю чен к компаратору 2, генератор 3 импульсов, счетчик 4, первый триггер 5, элемент И 6, второй триггер 7, блок 8 элементов И-ИЛИ, первый второй 10 дифференцирующие элементы и регистр 11. Выход генератора 3 импульсов подключен к счетчику 4, выход одного из разрядов которого подключен к единичному входу первого триггера 5, выхоД последнего и выход компаратора 2 подключены к входам элемента И 6,- выход которого подключен к счетному входу второго триггера 7, к нулевому входу первого триггера 5 и к установочному входу счетчика 4. Выходы второго триггера 7 подключены через первый 9 и второй 10 дифференцирующие элементы к управ ляющим входам блока 8 элементов И-ИПИ, а второй выход второго триггера 7 соединен еще и с управляЮПЦ1М входом коммутатора 1. Информаци онные входы блока 8 соединены с выходами разрядов счетчика 4, а выходы подключены к входам регистра 11, выходы которого соединены свыходами устройства.. Фазометр работает сл:едующим образом. В зависимости от состояния тригге ра 7 на вход компаратора 2 через коммутатор 1 поступает один или другой сигнал устройства. Компаратор 2 формирует соответственно старт- или стоп-импульсы, которые при наличии разрешающего потенциала на выходе триггера 5 проходят через элемент И 6 передним фронтом переключают триггер 7, а задним фронтом устанавливают U в триггере 5 и счетчике 4. После каждого переключения триггера 7, счетчик .4-формирует выдержку времени, в течение которой запрещается прохождение старт- и стоп-импульсов через элемент6. Выдержка времени определяется длительностью переходных процессов при переключении входных .сигналов фазометра к входу компаратора 2 и заканчивается по импульсу с выхода одного из разрядов счетчика 4, который устанавливает триггер 5 в состояние 1. Если триггер 7 переключается стоп-импульсом, то выходным импульсом дифференцирующего элемента 9 содержимое счетчика 4 в прямом коде через .блок 8 переписьшается в регистр 11. Если триггер 7 переключается старт-импульсом, то содержимое счетчика 4 в обратном коде выходным импульсомдифференцирующего элемента 10 через блок 8 переписывается в регистр 11. В результате после каждого измерения в регистре 11 будет зафиксировано мгновенное значение разности фаз входных сигналов в прямом коде. Сущность изобретения состоит в введении триггера, блоков элементов И-ИЛИ, двух дифференцирующих элементов и регистра с соответствующими связями, в результате чего устройство работает в автоматическом режиме. Коммутация входов устройства на вход компаратора производится по старт- и стоп-импульсам. После каждого переключения формируется вьщержка времени, соответствукицая длительности переходных процессов . В отличие от известного устройства дополнительно измеряется временной интервал от стоп до старт-импульса после обратного переключения входов преобразователя на компаратор, а результат измерения выдается в обратном коде, что эквивалентно измерению временного интервала от старт- до стоп-импульса в прямом коде. Это приводит к увеличению быстродействия устройства в 2 раза по сравнению с известньм.

ЦИФРОВОЙ ФАЗОМЕТР, содержащий коммутатор, входы которого соеди-нены с входами фазометра, а выход подключен к компаратору, генератор импульсов, счетчик, первый триггер, элемент И, отличающийся тем, что, с целью повьшения быстродействия фазометра при сохранении точности, в него введены триггер, блок элементов И-ИЛИ, первый и второй дифференцирующие элементы и регистр, выход генератора импульсов подключен к счетчику., выход одного из разрядов которого подключен к единичному входу первого триггера, выход первого триггера и выход компаратора подключены к вхэдам элемента И, выход которого, подключен к счетному входу второго триггера, к нулевому входу первого триггера и,к установочному входу счетчика, выходы второго триггера соответственно через первый и второй дшйеренцирующие элементы подключены к управляющим входам блока элементов И-ИЛИ, а второй выход второго триггера, в свою очередь, подключен к управляющему входу коммутатора, информацион(Л ные входы блока элементов И-ШШ соединены с выходами разрядов счетчика, а выходы -.с входами регистра, выходы которого соединены с выходами фазометра.