Устройство для выключения силового тиристора в тиристорном регуляторе Советский патент 1986 года по МПК H02M1/08 

11

Изобретение относится к преобразовательной технике, а именно к устройствам для управления тиристорными регуляторами с ограничением темпа регулирования ,

Целью изобретения является повышение функциональных возможностей.

На фиг,1 изображена функциональная схема устройства; на фиг.2(3- график зависимости тока через силовой тирис- тор, управляемый предлагаемым устройством, от времени; на фиг.26 -график зависимости выходного напряжения фазо

Усилитель 1 усиливает управляющее напряжение, поступающее на его вход, а фазорегулятор 2 вырабатывает синхронизированные с частотой сети имрегулятора от времени; на фиг.2в график зависимости выходного напряже- is пульсы, фаза которых к определяется

ния блока задержки со сбросом от време- и; на фиг.2г - график зависимости выходного напряжения датчика проводящего состояния тиристора от времени; на фиг.2д - график зависимости выходного напряжения предлагаемого устройства от времени; на фиг.2е - график зависимости выходного напряжения элемента задержки от времени.

Устройство для выключения силово20

величиной напряжения, поступающего с выхода усилителя, а следовательно. и величиной управляющего напряжения. Далее выходной сигнал фазорегулятора 2 поступает в два канала: основной и дополнительный. Основной канал представляет собой цепь непосредственной передачи сигнала на один из входов элемента 7. Дополнительный 25 канал включает в себя элементы 3,4, блок 5 и элемент 6. Выходы каналов объединяются элементом 7. В момент jt; О и далее в начале каждого положительного полупериода внешние цепи включают силов-ой тиристор регулятора

го тиристора в Т1фисторном регулятор содержит усилитель 1, фазорегулятор элемент И 3, злемент ИЛИ 4, блок 5 задержки со сбросом, злемент 6 задержки, элемент ИЛИ 7, генератор 8, счетчик 9, формирователь 10 импульсов, датчик 11 проводящего состояния тиристора.

Устройство для выключения силовог тиристора в тиристорном регуляторе работает следующим образом.

Основным э-лементом устройства является блок 5, состоящий из генератора 8, счетчика 9 и формирователя 10. Когда на вход блока поступает импульс, все разряды счетчика переходят в нулевое состояние и счетчик начинает считать импульсы, поступающие на его тактовый вход с выхода генератора 8. Количество разрядов счетчика 9 и частота генератора 8 таковы, что последний разряд перехр- дит из состояния О в состояние 1 через время. после обнуления, где Тр - период сетевого напряжения; ЬТ - часть периода сетевого напряжения, определяющая максимальный темп регулирования. Если за время Тр+ йТ на вход блока 5 задержки не поступае очередной импульс, то в момент t Тд+ йТ с выхода, счетчика на вход формирователя 10 поступает сигнал и формирователь формирует выходной

т-смпульс, который является выходным импульсом блока 5. Если очередной импульс поступает на вход блока 5 через время, меньшее, чем дТ. то счетчик устанавливается в исходное состояние и начинает заполняться снова-, а выходной импульс формирователем 10 не формируется.

Усилитель 1 усиливает управляющее напряжение, поступающее на его вход, а фазорегулятор 2 вырабатывает синхронизированные с частотой сети им

величиной напряжения, поступающего с выхода усилителя, а следовательно. и величиной управляющего напряжения. Далее выходной сигнал фазорегулятора 2 поступает в два канала: основной и дополнительный. Основной канал представляет собой цепь непосредственной передачи сигнала на один из входов элемента 7. Дополнительный канал включает в себя элементы 3,4, блок 5 и элемент 6. Выходы каналов объединяются элементом 7. В момент jt; О и далее в начале каждого положительного полупериода внешние цепи включают силов-ой тиристор регулятора.

В момент t t на выходе фазорегулятора 2 появляется первьм импульс (фиг.2б), который по основному каналу передается на выход устройства и через коммутирующие цепи включает силовой тиристор. Одновременно этот импульс поступает на один вход элемента 3, на другой вход которого поступает напряжение с датчика 11, время подачи которого совпадает с временем включенного состояния тиристора (фиг.2г). Из-за присущей силовым тиристорам инерционности выключение силового тиристора происходит с некоторым запаздыванием, поэтому в момент t t( на обоих входах элемента 3 присутствует сигнал, который передается через элемент ИЛИ на вход блока 5. Если в следующий (второй) период на выходе фазорегулятора импульс появляется в момент t t (Фиг.26), причем t, дТ, то через элементы 3 и 4 он производит сброс счетчика 9 блока 5, который начинает формировать новый интервал задержки. Одновременно, как и в первом периоде, по основному каналу импульс поступает во внешнюю цепь и производит очередное выключе- н.ие силового тиристора.

-3

Если же вследствие резкого изменения напряжения управления в третьем периоде импульс на входе -элемента 3 появляется только в момент t t , причем t , - uT, то в момент t t,, причем t2 Тд+ uT, на выходе блока .5 формируется импульс, которьгй через элемент 7 поступает на выход устройства. Поскольку t t то импульсом, выключающим силовой тиристор в третьем периоде, является импульс дополнительного канала, а импульс основного канала является холостым. Холостой импульс не сможет также поступить на вход блока 5, так как в момент t tj стробирующее напряжение отсутствует и (датчик Пне выдает разрешающего импульса на вход элемента И. Затем импульс с вьсхода блока задержки со сбросом через элемент за- держки снова воздействует на его вход За счет наличия задержанной обратной связи начинается периодический процесс формирования импульсов на выходе блока 5 с периодом и Т + &t, где ut - время задержки импульса элементом задержки. Фаза выходных импульсов при этом растет линейно, увеличиваясь за период во временном выражении на величину йТ + ut. Управление регуля- тором при этом переходит к дополнительному каналу.

Если на п-м периоде окажется, что время t , появления п-го импульса на выходе фазорегулятора удовлетворяет условию .+ TO+ йТ, где ,- время появления (п - 1)-го импульса на выходе устройства, то этот импульс поступает на вход блока 5 и производит сброс, т.е. запрещает ему форми- рование выходного импульса в этом периоде (фиг.2б,в). Начиная с п-го периода, управление тиристором снова передается основному каналу. Быстродействие при этом сохраняется макси41

5 О 5 20. 25 30

35 Q3674

мально возможным, поскольку управление по ocHoBHONry каналу безынерционное, а дополнительный канал обеспечивает минимальное время переходного процесса.

Таким образом, изобретение обеспечивает работу устройства управления моментом выключения силового тиристо- ра в системе тиристорного регулирования с единой синхронизацией при сохранении максимального быстродействия,

Формула изобрет ения

Устройство для выключения силового тиристора в тиристорном регуляторе, содержащее усилитель, вход которого является входом устройства, а выход соединен с входом фазорегулятора, отличающееся тем, чтс , с целью повышения надежности и расширения функциональных возможностей, оно снабжено датчиком проводящего состояния тиристора, элементом И, двумя элементами ИЛИ, элементом задержки и блоком задержки со сбросом, содержащим генератор, счетчик и формирователь импульсов, причем выходы фазорегулятора и датчика проводящего состояния тиристора через элемент И соединены с первым входом первого элемента ИЛИ, выход которого соединен с установочным входом счетчика блока задержки со сбросом, в котором выход генератора подключен к тактовому входу счетчика, выход которого через формирователь импульсов соединен с первым входом второго элемента ИЛИ и через элемент задержки - с вторым входом первого элемента ИЛИ, выход фазорегулятора соединен с вторым второго элемента ИЛИ, выход которого является выходом устройства.

а 6 6

Составитель В.Миронов Редактор И.Рыбченко Техред О.Согасо Корректор Т.Колб

Заказ 3607/50 Тираж 631Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная {

fpue.2

Изобререние относится к преобразовательной .технике и может быть использовано в качестве устройства для выключения силового тиристора в ти- ристорном регуляторе.. Цель изобретения - повышение.надежности и расширение функциональных возможностей. Устройство содержит последовательную цепь из усилителя 1, фазорегулятора 2, логических элементов И 3, ИЛИ 4, блока 5 задержки.со сбросом и элемента ИЛИ 7. Блок 5, включает последовательно соединеннь е счетчик 9 и формирователь импульсов 10. Вход счётчика 9 соединен с выходом генератора 8. Выход формирователя импульсов 10 через элемент задержки 6 соединен с входом элемента ИЛИ 4, Выход датчика 11 проводящего состояния тиристора соединен с входом элемента И 3. Введение логических элементов 3,4,7, блока 5, элемента задержки 6 и датчика 11, указанное их соединение и выполнение обеспечивают управление моментом выключения силового гиристора в системе тиристорного регулирования с единой синхронизацией при сохранении максимального быстродействия путем образования двух каналов управления:- основного безынерционного и дополнительного, обеспечивающего минимальное время переходного процесса. 2 ил. с ж ь 4 ИаА С