Устройство для коррекции шкалы времени Советский патент 1986 года по МПК G04C11/02 

124

ФОН 12. На выходе ФОН 12 формируется импульс, сбрасывающий счетчик 10. На вькоде дешифратора 11 появляется уровень логической единицы, который подается на управляющий вход преоб

1

Изобретение относится к области радиотехники и приборостроения и может быть использовано при построении синхронизирующих устройств и хранителей времени автономных приборов.

Цель изобретения - уменьшение времени коррекции при больших расхождениях шкал времени.

На фиг. 1 изображена структурная электрическая схема предлагаемого устройства; на фиг. 2 и 3 - временные диаграммы, поясняющие работу устройства; на фиг. 4 - структурная схема преобразователя кода коррекции; на фиг. 5 - временные диаграмм работы преобразователя кода коррекции; на фиг. 6 - структурная схема делителя частоты.

Устройство для коррекции шкалы времени содержит генератор 1, фазо- сдвигающий блок 2, делитель 3 час- TOTbi, реверсивный счетчик 4, регист 5 сдвига, элемент 6 совпадения, элемент 7 сборки, формирователь 8 одиночных импульсов, преобразователь 9 кода коррекции, счетчик 10, дешифратор 11, дополнительный формировател 12 одиночных импульсов, первый 3, второй 14, третий 15, четвертый 16 и- пятый 17 дополнительные элементы совпадения, триггер 18, формирователь 19 сигналов управления, при этом преобразователь 9 кода коррекции содержит первый 20 и второй 21 элементы совпадения, триггер 22, элемент 23 сборки, и элемент 24 задержки, а делитель 3 частоты содержит делитель 25, первый 26 и второй 27 элементы сборки, счетчик 28 первой шкалы времени, счетчик 29 второй шкапы времени, инвертор 30.

Устройство для коррекции шкапы времени работает следующим образом.

разователя кода коррекции 9, разрешая прохождение сигналов через него. Цель достигается введением элемента сборки 7, ФОН 12, ЭС 13, 14, 15, 6 и 17 и Т 18. 6 ил.

Генератор 1 является источником импульсов стабильной частоты (фиг.2к) для запуска фазосдвигающего блока 2, которьш выполнен в виде делителя

частоты с переменным коэффициентом деления. В исходном состоянии коэффициент деления фазосдвигающего блока 2 равен К, что определяется наличием на втором управляющем входе уровня

логического нуля независимо от напряжения сигнала на первом управляющем входе. С выхода фазосдвигающего блока 2 импульсы подаются на вход делителя J3 частоты - хранителя вре-.

маги (фиг. 2л). Делитель 3 частоты производит деление частоты следования импульсов, поступающих на его вход, до част оты, например, 1/60 Гц, формирование промежуточной сетки

частот, формирование двухшкального кода времени.

Для коррекции шкалы времени на командный вход устройства подается команда (фиг. 2а). Команда через

элемент 7 сборки поступает на вход дополнительного формирователя 12 одиночных импульсов, на выходе которого формируется импульс (фиг. 2б). Этот импульс сбрасывает счетчик 10

и на выходе дешифратора 11 появляется уровень логической единицы (фиг.Зв) Уровень логической единицы с выхода дешифратора 11 подается на управляющий вход преобразователя 9 кода коррекции и разрешает прохождение сигналов через первый 20 и второй 21 элементы совпадения (фиг. 5в).преобразователя 9 кода коррекции.

На вход Код коррекции устройства подается п-разрядный последовательный импульсный двоичный код коррекции старшими разрядами вперед, причем в младшем разряде кода содержится информация о знаке коррекции.

Код коррекции подается по двум лини- ям в виде прямого и инверсного кодов причем единица в коде коррекции соответствует наличию импульсов на линии прямого кода и отсутствию импуль сов на линии инверсного кода, а нуль соответствует отсутствию импульса на линии прямого кода и наличию импульс на линии инверсного кода (фиг. 5а и 56).

Эти импульсы проходят через первьш 20 и второй 21 элементы совпадения на входы триггера 22 и элемента 23 сборки преобразователя 9 кода коррекции. На выходе триггера 22 формирует ся прямой код коррекции (фиг. 5е), причем длительность импульсов прямог кода расширена до периода следования, импульсов тактовой серии, которая формируется на выходе элемента 23 сборки (фиг. 5д). Импульсы такто- вой серии с выхода элемента 23 сборки через элемент 24 задержки поступают на тактовый выход преобразователя 9 кода коррекции, на информационном выходе которого формируется прямой код коррекции. Таким образом импульсы тактовой серии задерживаются относительно импульсов кода на линиях прямого и обратного кода.

С информационного выхода преобразователя 9 кода коррекции разряды прямого кода коррекции подаются-на информационный вход регистра 5 сдвига, на тактовый вход которого посту- пают задержанные тактовые импульсы с тактового выхода преобразователя 9 кода коррекции (фиг. 2г и 5г), при- чем задержка тактовых импульсов обеспечивает надежную запись информации в регистр 5 сдвига.

Прямой код коррекции записывается в регистр 5 сдвига.

Одновременно счетчик 10 подсчиты-- вает число тактовых импульсов, т.е. число разрядов кода коррекции, записанных в регистр 5 сдвига. Как только в регистре 5 сдвига запишутся все h разрядов кода коррекции, на выходах счетчика 10 появится дво- ичньш код, соответствующий числуь разрядов кода. При этом на выходе дешифратора 11 появляется уровень логического нуля (фиг. 2в.), который, поступая на управляющий вход преоб- разователя 9 кода коррекции, запрещает прохождение сигналов через первый 20 и второй 21 элементы совпадения (фиг. 5в). Это позволяет повысить помехоустойчивость устройства.

Уровень логического нуля с выход дешифратора 11 поступает на первый вход формирователя 8 одиночных им- . пульсов. Формирователь 8 одиночных импульсов выделяет второй после появления на его первом входе уровня логического нуля импульс из тактово серии, поступающей на его второй вход, и инвертирует его (фиг, 2д). Этот импульс подается на второй вход формирователя 19 сигнала уп- равлен йя и на вход предварительной записи реверсивного счетчика 4, причем по фронту этого импульса производится перепись информации, хранящейся в старших h-1 разрядах регистров 5 сдвига, в реверсивный счетчик 4. При записи в реверсивный счетчик 4 числа, отличного от нуля, на его выходе появляется уровень логической единицы (фиг. 2е), который, поступая на первый вход формирователя 19 сигнала управления, разрешает формирование сигнала управления на его выходе. Сигнал управления в виде уровня логической единицы появляется на выходе формирователя 19 сигнала управления по спаду импульса, поступающего с выхода формирователя В одиночных импульсов (фиг. 2ж).

Сигнал управления через первый дополнительный элемент 13 совпадения, открытый напряжением команды поступавшим НА его первый вход, подается на второй управляющий вход фазосдвигающего блока 2 и изменяет его коэффициент деления на Ktl в зависимости от знака коррекции, подающегося на первый вход фазосдвига- ющего блока 2 с выхода младшего разряда регистра 5 сдвига (фиг. 2з). Одновременно сигнал управления открывает элемент 6 совпадения, разрешая прохождение импульсов с выхода фазосдвигающего блока 2 на счетный вход реверсивного счетчика 4 (фиг.2и Так же, как и в прототипе, одному импульсу, поступившему на счетный вход реверсивного счетчика 4, соответствует сдвиг шкалы времени на +Тг. На фиг. 2м в качестве примера изображена коррекция шкапы времени со знаками + и -. Фиг. 2л соответствует коэффициенту деления фазосдвигающего блока 2, равному .

Как только число, записанное в реверсивный счетчик 4, считается, на выходе реверсивного счетчика и появляется уровень логического нуля (фиг. 2е), который возвращает форми- рователь I9 сигнала управления в исходное состояние (фиг. 2ж). Уровень логического нуля с выхода формирова- теля 19 сигнала управления запирает элемент 6 совпадения и первый допол- нительный элемент 13 совпадения, при этом восстанавливается исходный коэффициент Деления К фазосдвигаю- щего блока 2.

Величина коррекции ut равна

At . где Тг - период следования импульсов

на выходе генератора 1; N - число, записанное в старших п-1 разрядах регистра 5 сдвига.

Для коррекции кода времени на второй командный вход устройства подается команда (фиг. За), которая через элемент 7 сборки поступает на вход дополнительного формирователя 12 одиночньпс импульсов. На выходе последнего .формируется импульс (фиг. Зб), который сбрасьшает счетчик 10. При этом на выходе дешифратора 11 появляется уровень логической единицы (фиг. Зв). Этот сигнал подается на управляющий вход преобразователя 9 кода коррекции и разрешает прохождение импульсов кода кор рекции через первый 20 и второй 21 элемент совпадения.

На вход Код коррекции устройст .ва подаетсяh разрядный импульсный по ледова тельный двухшкапьный код кор рекции по двум линиям в виде прямого и инверсного кодов. Код имеет следующую структуру: младший разряд произвольный, следующие m разрядов двоичный код первой шкалы времени, следующие 1 разрядов - двоичный код второй шкалы времени, остальные разряды - нули.

Преобразователь 9 кода коррекции формирует на информационном выходе прямой код коррекции, а на тактовом выходе - задержанную тактовую серию Код коррекции записывается в регист 5 сдвига, при этом счетчик 10 подсчитывает число импульсов тактовой серии (фиг. Зг). Как только в регистр 5 сдвига запишутся все rt разрядов кода, на выходах счетчика 10

появится двоичный код,- соответствующий числу h разрядов кода коррекции. При этом на выходе дешифратора 11 появляется уровень логического нуля (фиг. Зв), который, поступая на управляющий вход преобразователя 9 кода коррекции, запрещает прохождение сигналов через первый 20 и второй 21 элементы совпадения.

Уровень логического нуля с выхода дешифратора 11 поступает на первый вход формирователя В одиночных импульсов , который выделяет второй после появления на его первом входе уровня логического нуля импульс из тактовой серии, поступающей на его второй вход и инвертирует его (фиг. Зд). Этот импульс через второй дополнительный элемент 14 совпадения, открытый напряжением команды, подается на вход сброса делителя 3 частоты. При этом счетчики 28 и 29 первой и второй шкал времени делителя 3 частоты обнуляются. Этот же импульс поступает на. вход предварительной записи реверсивного счетчика 4, причем по фронту импульса происходит перепись информации из регистра 5 сдвига в реверсивный счетчик 4.

При записи в реверсивный счетчик 4 числа, отличного от нуля, на его выходе появляется уровень логической единицы (фиг. Зе), который, поступая на первый вход формирователя 19 сигнала управления, разрешает формирование сигнала управления на его выходе. Сигнал управления в виде уровня логической единицы появляется на выходе формирователя 19 сигнала управления (фиг. Зж) по спаду импульса, поступающего с выхода формирователя 8 одиночных импульсовс

Этот же импульс подается на R-вход триггера 18.

На прямом выходе триггера 18 появляется уровень логического нуля (фиг. Зк), а на инверсном выходе - уровень логической единицы (фиг, 3л), Сигнал управления с выхода формирователя 19 сигнала управления поступает на второй вход элемента 6 совпадения, разрешая прохождение импульсов с выхода фазосдвигающего блока 2 на счетный вход реверсивного счетчика 4 (фиг. Зз). Информация, записанная в реверсивный счетчик 4 начинает считываться. При этом импульсы

с выхода элемента 6 совпадения через четвертый дополнительный элемент 16 совпадения, открытый напряжением команды на первом его входе и уровне логической единицы на его третьем . входе, поступающем с инверсного выхода триггера 18, поступают на вход установки первой Шкалы времени-делителя 3 частоты (. Зо). Как только в Нп младших разрядах реверсивного счетчика 4 окажутся записаны нули, на выходе третьего дополнительного элемента 17 совпадения появляется уровень логического нуля (фиг. Зи) и .триггер 18 переворачивается (фиг.Зк и 3л), При этом четвертый дополнительный элемент 16 совпадения за- крьюается, а третий дополнительный элемент 15 совпадения открывается.

Таким образом на входе установки первой шкалы времени делителя 3 частоты формируется пачка импульсов (фиг. 3м), число которых соответствует двоичному числу, записанному в и- младших разрядах реверсивного счетчика 4.

Информация, записанная в реверсивном счетчике 4 продолжает считываться При этом с выхода f-n-ro разряда реверсивного счетчика импульсы через третий дополнительный элемент 15 совпадения поступают на вход установки второй шкалы времени делителя 3 частоты (фиг. Зн). Как .только вся инфор- мадия, записанная в реверсивном счетчике 4 считается, на его выходе появится уровень логического нуля (фиг. Зе), Этот сигнал, поступая на первый вход формирователя 19 сигнала управления, возвращает последний в исходное состояние (фиг. Зж). Уровень логического нуля с выхода формирователя 19 сигнала управления закрывает элемент 6 совпадения и подача импульсов на счетный вход реверсивного счетчика 4 прекращается (фиг.Зк) Таким образом на входе установки второй шкалы времени делителя 3 частоты формируется пачка импульсов, число которых соответствует двоичному числу, записанному в старших разрядах реверсивного счетчика 4 начиная с (т+1)-го разряда. Пачка импульсов коррекции первой шкалы и пачка импульсов коррекции второй шкалы подаются на счетные входы счетчиков первой и второй шкал соответственнЬ

247828. о

делителя 3 .частоты и производят за0

5

0

5

0

0

5

5

0

5

пись в них требуемого кода времени. Формула изобретения

Устройство для коррекции шкалы времени по авт. св. № 1095431, отличающееся тем, что, с целью уменьшения времени коррекции при больших расхождениях шкал времени, в него введены пять дополнительных элементов совпадения, элемент сборки дополнительньш формирователь одиночных иЯпульсов и триггер, причем первый и второй входы элемента сборки являются входом сигнала Ввод кор- рекдии и сигнала Команда соответственно, при этом установочный вход счетчика соединен с входом сигнала Ввод коррекции через последовательно соединенные элемент сборки и дополнительный формирователь одиночных импульсов, причем выход формирователя сигналов управления соединен с вторым управляющим входом фа- зосдвигающего блока через первый дополнительный элемент совпадения, второй вход которого соединен с первым входом элемента сборки, второй, вход которого соединен с первыми входами второго, третьего и четвертого дополнительных элементов совпадения, второй вход второго дополнительного элемента совпадения соединен с выходом формирователя одиночных импульсов, а вьпкод - с входом Сброс делителя частоты, выходы третьего и четвертого дополнительных элементов совпадения соединены соответственно с входами установки первой и второй шкалы времени делителя частоты, второй вход третьего дополнительного элемента совпадения соединен с выходом т-го младшего разряда реверсивного счетчика, а третий вход подключен к прямому выходу триггера, инверсный выход которого соединен с вторым входом четвертого дополнительного элемента совпадения, третий вход которого соединен со счетным входом реверсивного счетчика. Выходы m младших разрядов которого соединены с соответствующими входами пятого дополнительного элемента совпадения, выход которого соединен с S-входом триггера, R-вход которого соединен с выходом формирователя одиночных импульсов.

лдд

гп гп r Hh

-Ш14--t

ГП

г

ппппп,

ппппппппппппппппппппппш;,

J

I 2

1-1 , гп n

пппппппппппппппппп. t

o

Изобретение относится к радиотехнике. По отношению к основному авт. св. № 1095431 уменьшается время коррекции при больших расхождениях шкал времени. Устройство содержит генератор 1 , фазосдвигаюш;ий блок 2, делитель частоты 3, реверсивный счетчик 4, регистр сдвига 5, шесть элементов совпадения (ЭС) 6, 13, 14, 15, 16 и 17, элемент сборки 7, два формирователя одиночных импульсов (ФОИ) 8 и 12, преобразователь кода коррекции 9, с4етчик 10, дешифратор 11, триггер (т) 18 и формирователь сигналов управления 19, Для коррекции шкалы времени на командный вход устройства подается команда, которая через элемент сборки 7 поступает на . tsD 4 00 ю сх го

.J

Фиг. 4

Составитель Н. Лебедянская Редактор А. Ревин . Техред В.Кадар Корректор Б. Бутяга

Заказ 4123/47 Тираж 398 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Щиг.6