название | год | авторы | номер документа |
---|---|---|---|
Устройство подавления узкополосных помех | 1983 |
|
SU1100734A1 |
УСТРОЙСТВО ПОДАВЛЕНИЯ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ | 1994 |
|
RU2114505C1 |
УСТРОЙСТВО ПОДАВЛЕНИЯ СТРУКТУРНЫХ ПОМЕХ | 1992 |
|
RU2114502C1 |
УСТРОЙСТВО КОМПЕНСАЦИИ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ | 2002 |
|
RU2222864C1 |
Устройство компенсации узкополосных помех | 1989 |
|
SU1764166A1 |
Устройство компенсации узкополосной помехи | 1983 |
|
SU1160572A1 |
Устройство подавления узкополосных помех | 1980 |
|
SU890944A1 |
Устройство компенсации узкополосной помехи | 1983 |
|
SU1220129A1 |
УСТРОЙСТВО ПОДАВЛЕНИЯ ПОМЕХ ДЛЯ ПРИЕМНИКОВ ШИРОКОПОЛОСНЫХ СИГНАЛОВ | 1999 |
|
RU2154341C1 |
Устройство подавления узкополосных помех | 1987 |
|
SU1501285A1 |
Устройство подавления узкополосных помех, содержащее соединенные последовательно первый управляемый аттенюатор, первый вычитатель, вход которого является входом устройства, первый усилитель-ограничитель, перемножитель, первый интегратор, выход которого соединен с управляющим входом первого управляемого аттенюатора, соединенные последовательно второй усилитель-ограничитель, выход которого соединен с другим входом перемножителя, и первый фазовый детектор, соединенные последовательно второй управляемый аттенюатор и второй вычитатель, выход которого является выходом устройства, а другой вход соединен с входом устройства, соединенные последовательно первый элемент задержки, вход которого соединен с выходом перемножителя, и второй интегратор, выход которого соединен с управляющим входом второго управляемого аттенюатора, отличающееся тем, что, с целью повышения помехозащищенности при воздействии нескольких узкополосных помех, в него введены третий интегратор, вход которого соединен с выходом первого фазового детектора, первый фильтр нижних частот, вход и выход которого соединены соответственно с выходом второго усилителя-ограничителя и входом первого управляемого аттенюатора, соединенные последовательно второй фазовый детектор, входы которого соединены соответственно с входом и выходом первого элемента задержки, и четвертый интегратор, выход которого соединен с входом управления величиной задержки первого элемента задержки, соединенные последовательно второй элемент задержки, вход которого соединен с выходом второго усилителя-ограничителя, а вход управления величиной задержки соединен с выходом третьего интегратора, второй фильтр нижних частот, выход которого соединен с входом второго управляемого аттенюатора, и третий усилитель-ограничитель, выход которого соединен с другим входом первого фазового детектора, вход второго усилителя-ограничителя соединен с входом устройства.
Авторы
Даты
2016-07-20—Публикация
1984-06-06—Подача