Устройство для защиты тиристорного инвертора напряжения Советский патент 1986 года по МПК H02H7/122 

Изобретение относится к электро- и может найти применение при разработке систем защиты тирис- торных преобразователей, преимущественно предназначено для системы защиты автономного инвертора в установке гарантированного питания, связанной с системой жизнеобеспечения и является усовершенствованием известного устройства по авт. ев, № 936198.

Целью изобретения является расширение функциональных возможностей устройства для защиты путем предотвращения возникновения аварийного процесса в случае непредусмотренного алгоритмом управления тиристорами одновременного включения тиристоров инвертора и устройства защиту

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 блоки управления гасящим тиристором и тиристором перезаряда и подключение к ним цепи обратной связи.

Схема содержит блок импульсно-фа- зового управления 1 вентилями инвертора, выходами подключенный соответственно к управляющим электродам вентилей 2-7 инвертора, блок импульсно- фазового управления 8 коммутирующими вентилями, выходами подключенный соответственно к управляющим электродам коммутирующих вентилей 9-16, блок управления 17 тиристорным ключом 18, блок управления 19 гасящим тиристором 20, конденсатор 21, дроссель 22, блок управления 23 тиристором перезаряда 24. Вход блока управления 23 через первый элемент задержки 25 подключен к входу блока автоматического повторного включения (АЛВ) 26 и одному входу элемента суммирования команд на отключение 27, выходом подключенного к входу второго элемента задержки 28 и к одному входу триг- гера 29, выход которого подключен к одному входу элемента И-НЕ 30, другой вход которого подключен к одному входу элемента И-НЕ 31, другим входом подключенного к выходу триггера 32, один вход триггера 32 подключен к одному входу триггера 33 и к выходу элемента 34 суммирования ко манд на включение инвертора. Другой вход триггера 33 подключен к выходу второго элемента задержки 28, а выход - к входу блока 8, соответствующий выход которого подключен к со

30

40

45

252865Z

единенным вместе входам элементов 30 и 31. Выход элемента 30 подключен к другому входу триггера 32. Вход блока управления 1 подключен 5 ко входу блока 17 управления ключевым тиристором и выходу триггера 29. Выход блока АПВ 26 подключен к одному входу элемента 34 суммирования команд на включение, другой вход 10 которого предназначен для ввода сигнала на включение инвертора.Вход блока управления 19 соединен с одним входом элемента суммирования на отключение 27 и входом блока 26.Кро- 15 ме того,схема содержит дополнительную цепь обратной связи, включенную между выходными транзисторными формирователями - усилителями управляющих импульсов в блоках управления 20 19 и 23, осуществленную через диод 35, который соединен катодом с цепью коллектора выходного транзисторного формирователя - усилителя блока управления 19, а анодом - с Я5 базовой цепью выходного транзисторного формирователя-усилителя блока управления 23.

Устройство работает следующим образом.

При нормальной работе инвертора дополнительная цепь обратной связи не оказывает никакого влияния на работу устройства, хотя при каждом включении гасящего тиристора 20 3 (при работе защиты) к базовой цепи выходного транзисторного формирователя-усилителя управляющих импульсов в блоке 23 для тиристора перезаряда 24 прикладьшается через диод 35 низкий потенциал (нулевой) с коллекторной цепи выходного транзисторного формирователя-усилителя управляющих импульсов (в блоке 19) для гасящего тиристора, запрещающий отпирание транзистора выходного каскада формирователя-усилителя управляющих импульсов для тиристора пере- заряда.

В случае непредусмотренного алго- 50 ритмом управления одновременного воздействия импульсов на отпирание транзисторов в блоках 19 и 23,. а также ив блоке 8 и в блоке 1,которое может произойти,например,вследствие недопус- 55 тимого снижения уровней напряжения пи-i тания системы управления,транзистор выходного каскада в блоке 23 не может открыться вследствие запрещающе31

го влияния дополнительной цепи обратной связи и,следовательно, не может быть передан управляющий импульс для тиристора перезаряда 24 и не может возникнуть аварийный процесс, поскольку окажется невозможным одновременное включение последовательно соединенных с источником тиристоров 20 и. 24 либо тиристоров 15 и 16, либо 5 и 2, или 7 и 4,.или 3 и 6, через которые мог бы возникнуть ток короткого замыкания источника постоянного тока. При отсутствии этой дополнительной цепи обратной связи между выходными каскадами блоков 19 и 23 возникновение аварийного процесса является возможным.

Фор м у л а. изобретения

.Устройство для защиты тиристорного инвертора напряжения по авт.св.

528654

№ 936198, отличающееся тем, что, с целью расширения функциональных возможностей устройства для защиты путем предотвращения воз- 5 никновения аварийного процесса в случае непредусмотренного алгоритмом управления тиристорами одновременного включения тиристоров инвертора и тиристоров устройства защиты,

0 в него введена цепь обратной связи, . вьтолненная на диоде,а блоки управления гасящим тиристором и тиристором перезаряда включают в себя выходные транзисторные формирователи-усилите15 ли,причем диод цепи обратной связи анодом подключен к базовой цепи выходного транзисторного формирователя- усилителя блока управления тиристором перезаряда, а катодом - к цепи

0 коллектора выходного транзисторного формирователя-усилителя блака управления гасящим тиристором,

9

Сиеиал защиты

11

ГЦ

с;

Изобретение относится к электротехнике и может быть использовано при защите вторичных источников питания. Цель изобретения - расширение функдаональных возможностей для защиты. Устр-во содержит блок им- пульсно-фазового управления (БИФУ) 1 вентилями 2-7 инвертора БИФУ 8 коммутирующими вентилями 9-16,блок управления (БУ) 17 тиристором (Т) 18, БУ 19 гасяощм Т 20, БУ 23 Т 24 перезаряда, элементы задержки 25 и 28, триггеры 29, 32 и 33, элемент суммирования команд на включение. Введенная цепь обратной связи подключена через диод 35 к коллектору транзистора формирователя-усилителя БУ 19 и базе транзистора формирователя-усилителя БУ 23. В случае непредусмотренного одновременного отпирания транзисторов в БУ 19 и 23, например,вследствие снижения уровней напряжения питания системы управления транзистор в БУ 23 не открывается и развитие тока короткого замыкания в последовательно соединенных с источником тиристорах невозможно. 2 ил. О W Гйм Сием, го

Составитель О.Мещерякова Редактор П.Коссей Техред М.Ходанич Корректор Е.Сирохман

Заказ 4627/53 Тираж 612Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., .4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.