Умножитель частоты Советский патент 1986 года по МПК H03B19/00 

Изобретение относится к измерительной технике и может быть использовано в устройствах преобразования низких частот.

Цель изобретения - повышение быс- тродействия устройства.

На фиг.1 представлена структурная электрическая схема; на фиг,. 2 а ,5, Ь,г.,д,е временные диаграммы, поясняющие работу умножителя частоты.

Умножитель частоты содержит триггер 1, первый формирователь 2 треугольного напряжения, второй формирователь 3 треугольного напряжения, сумматор. 4, первый многоотводньШ де- литель 5 напряжения, второй многоотводный делитель 6 напряжения, первьй блок 7 амплитудных компараторов, второй блок 8 амплитудных компараторов.

Умножитель работает следующим об- разом. . .

Периодическая последовательность импул1-)Сов (фиг.2а) поступает на счет ньй вход триггера 1. Симметричная последовательность импульсов (фиг.25) с прямого выхода триггера 1 поступает на вход первого формирователя 2, а с инверсного (фиг.2В) - на -вход второго формирователя 3. Треугольные напряжения с выходов первого и второ го формирователей 2 и 3 поступают на первые входы соответственно второго .и первого блоков 8 и 7, на вторые входы которых подаются, поделенные на первом и втором многоотводных де- лителях 5 и 6, напряжения в противо- фазе с действующими на первых входах первого и второго блоков 7 и 8 (фиг.2 2,9).

Выходные импульсы с первого и вто рого блоков 7 и 8 объединяются с вхоными импульсами умножителя частоты в сумматоре 4 и на выходе сумматора 4 образуется последовательность импульсов (фиг.2е). Коэффициент умножения умножаемой частоты определяется

числом уровней сравнения (фиг.2 Q,г, ) и ограничивается только параметрами амплитудных компараторов первого и второго блоков 7 и 8.

Быстрая перестройка умножителя частоты при скачкообразном изменении входной частоты .осуществляется в течение одного периода за счет обнуления первого и второго формирователей 2 и 3 входными импульсами на спаде формируемого треугольного напряжения (фиг. 2 т.).

Формула изобретения

Умножитель частоты, содержащий последовательно соединенные первый многоотводный делитель напряжения, первый блок амплитудных компараторов и сумматор, последовательно соединенные второй многоотводный делитель напряжения и второй блок амплитудных компараторов, выходы которых соединены с соответствующими входами сумматора, отличающийся тем, что с целью повышения быстродействия, в него введены первый и второй формирователи треугольного напряжения и триггер, при этом прямой выход триггера соединен с входом первого формирователя треугольного напряжения, выход которого соединен с входом первого многоотводного делителя напряжения и с входами второго блока амплитудных компараторов, инверсный выход триггера соединен с входом второго формирователя треугольного напряжения, выход которого соединен с входом второго многоотводного делителя напряжения и входами первого блока амплитудных компараторов, вход триггера, управляющие входы первого и второго формирователей треугольного напряженияя сигнальный вход сумматора объединены и являются входом умножителя частоты.

а.

kj

...4j44-l-4-+-J

I I

Изобретение относится к измерительной технике. Цапь изобретения - повышение быстродействия устр-ва. Устр-во содержит сумматор 4,.два многоотводных делителя напряжения 5 и 6, два блока 7 и 8 амплитудных компараторов. Вновь введены триггер 1 и два формирователя 2 и 3 треугольно- ного напряжения. Быстрая перестройка при скачкообразном изменении частоты осуществляется в течение одного периода за счет обнуления формирователей 2 и 3 входными импульсами на спаде формируемого треугольного напряжения. 2 ил. i (Л СД D 4 Од Ф

Редактор Н.Рогулич

Составитель Ю.Максимов

Техред А.Кравчук Корректор А.Зимокосов

Заказ 5138/57Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытки 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предйриятие,г.Ужгород,ул.Проектная,4