Многофункциональный логический модуль Советский патент 1986 года по МПК G06F7/00 

N:)

00

00 оо

Изобретение относится к области вычислительной техники и микроэлектроники. предназначено для реализации всех логических функций двух переменных, бесповторных функций трех переменных и функций сравнения двух двухразрядных чисел и является усовершенствованием изобретения по авт. св. № 851397. Цель изобретения - расширение функциональных возможностей модуля-компаратора за счет реализации бесповторных функций трех переменных и функций сравнения двух двухразрядных чисел-достигается тем, что кроме основного модуля он дополнительно содержит три элемента НЕ, четыре элемента и и элемент ИЛИ, три выхода. 1 ил.

к Изобретение относится к области БЫЧИСлительной техники и микроэлектроники, иред иазначено для реализации всех логическ1- х функций двух неремеииых, бесновторных функций трех иеременных и функций сравчисел и являнения двух двухразрядных уетройства ио ется усоверн енствованием авт. ев. № 851397. Целью изобретения яв;1яетея расншрение функциональных возможностей за счет реализации бесновторных логических функций трех неременных и функций сравнения двух двухразряд11ых чисел. На чертеже представлена функциональная схема модуля. На схеме обозначены входы 1 -4 мол.уля, элементы И о и 6, элегаент 7 равнозначности, э.пемент НЕ 8, элс/- : И 9, э;1емент 10 равнозначности, элемент НЕ 11, э;|емент ИЛИ 12, элемент И 13, элементы НЕ 14 и 15, элемент И 16. выходы 17--21 модуля. Предлагаемый модуль функционирует следую HI им образом. При реализации всех логических функций двух переменны ; модуль фу1 кционирует в соответствии с описанием работы известного многофункционального логического модуля. Реализуемые функции снимаются е выходов 20 и 21. При реализации бесновтор1 ых логичееких функций трех нерсм(нных ониеание работы модуля нриведено в таблине.

Ре;.::

1 в2 О в2

a1 . 3.2 Функции, представ, в таблице, получены ii3 анал.и.тического выражения, оппсьц5аюн.сго выход 17 , у а2Лв2 у а1а2в2. Остальш 1е бесновторные с)ункции трех ш ременных могут быть но,: учеиы и.з данньгх типовых за счет И1шертирова1шя входных неременных а1,а2дэ2. При в|51110лнении функний цисррового комнаратора двух двухразрядных чисел и В 4в1в2 моду;1Ь функционирует е.чедуюшим образом. На входы 14 модуля подаются разря.и. сравниваемых чисел /1 и Д51,а2,в2 соответственно. П1)и этом с выхода 17 снимается ; огическая еди1шца в случае /i 3, так как он ло1ичес к}.ониеы ае;гс 5-1 вырсте нием {()аЪ2в 1 в2 jj 1 а2в 1 в2 у а а2ь 1 в2 v а 1 а2в1в2 у а1а2в1в2 у а1а2в1в2 - а2вТв2 у ala2iri у а1а2(в1в2 у в1в2 у , --а2в1в2 у alji2Bl у а1а2в1 у а1а2в2 а1Г1 у а2уПй у ala2i. С выхода снимается фушкция .4ёСВтак как . С выхода 21 снимается ({зункция /U--/, так как Ь:(Л В)Р(а1,в1) Р(а2,в2), г.те Р функция равнозначности P(a,B)afi у dv.. С выхода снимается функция , так как /20 21. С выхода 19 снимается функция А В. так как f .. Так,М, образом. 1)едлагаемый многофу 11 к ци о и а.т ь н ы и :л о г и ч ее к и и м одул ь р е a,i и зу ет все логические функц;:: двух нереме1;ных, все бесновто)ные трех перемен1пу;х выио.шж.т функидн .:равне -шя двух д i:, V X р а 3 ряд н ы х ч и с ел. Предлагаем11:й Mh )нкцпона, логический oдyль целесообразно иснользовать при разработке и прзектироваьии интегральных микроехем широкого назначения, а также в качестве доно;1нительного в существую1Н,их сериях интегра.1Ыых мик)оехем тина К500, К501. Применение предлагаемого модуля иозвоjHrr расширить фун1;циональпые возможности вын скаемых микросхем, снизить их типовой соет&з при раз)або1т е цифровой аппаратуры, сократить обтаем запасного оборудования, улучншть ремонтно-эксплуатационпые характеристики аппаратуры. Формула изобретения Дчногофункциональнь Й логический модуль гк) авт. св. 851397, отличающийся , что, с целью раопирени.я функциональных возмо {:ностей за счет реализации бесповторных ло -нческих функций трех переменных и функций сравнения двух разрядных чисел, он содержит дополни1ельпо второй, третий и четвертый элементы НЕ, второй, третий, четвертый и пятый элементы И и элемент ИЛИ, причем первый управляющий вход модуля соединен с первым входом второго элемента И, второй вход которого соединен с выходом второго элемента НЕ и первым входом третьего элемента И, второй вход которого соединен с вторым управляющим входом модуля, первый ц второй информационные входы которого соединены с входами второго и третьего элементов НЕ соответственно, выход третьего элемента НЕ соединен с третьим входом третьего элемента И и первым входом четвертого элемента И,

3

9

11

7

второй и третий входы которого соединены с первым и вторым управляющими входами модуля, третий выход которого соединен с выходом элементг ИЛИ, первый, второй и третий входы которого соединены с выходами второго, третьего и четвертого элементов И соответственно, выход элемента ИЛИ соединен с входом четвертого элемента НЕ, выход которого соединен с четвертым выходом модуля и первым входом пятого элемента И, второй вход которого соединен с вторым выходом модуля, пятый выход которого соединен с выходом шестого элемента И.

11

12

18

Щ

19

16

20

75

21

3