Цифровой измеритель временных характеристик электрического сигнала Советский патент 1987 года по МПК G01R29/02 

117

Изобретение сп носятся к лектро- измерител иой и имиулгпсяой технике, ггредназначено для определения времени задержки, нарастания, установлени и порядка системы ненормированных переходных процессов и может быть использовано для исследования однократных и редкоповторяющихся сигналов.

Цель изобретения - повышение точности измерения времени нарастания , электрического сигнала и расширение функциональных возможностей за счет осуществления нормировки сигнала и определения времени задержки, установления и порядка системы.

На фиг,1 представлена функциональная схема . цифрового измерителя; на фиг,2 - временные диаграммы поясняющие работу блока считывания результата и управления,

, Цифровой измеритель временных характеристик электрического с игна- ла содержит генератор 1 импульсов, декадный резисторный делитель 2, равноступенчатый резисторный делитель 3, N масштабных компараторов 4,1 - 4.N, К измерительных компараторов 5,1 - 5.К, исТочцик 6 опорного напряжения, (N-1) элементов И 7,1 - 7,(N-1), N основных ана логовых ключей 8,1 - 8,N с одним сигнальным входом, дополнительный аналоговый ключ 9 с двумя сигнальными входами, блоки 10,1 и 10,2 установки соответственно грубого и точного отсчета и блок 11 считывания результата и управления.

Причем блок-10,1 состоит из N формирователей 12,1 - 12,N коротких импульсов по фронту, N элементов ИЛИ 13,1 -.13,N с (N-1) входами, N двухразрядных счетчиков 14,1 - 14,N импульсов, элемента ИЛИ 15с N входами, (N-1) двухвходовых элементов И 16,1 - 16,(N-1) и N аналоговых ключей 17,1 - 17,N. с одним сигнальны входом и двумя входами управления. Блок 10,2 установки аналогичен блоку 10,1, кроме количества задействованных каналов (К вместо : N).

Блок 11 считывания результата и управления включает прецизионный резисторный делитель 18, аналоговые сумматоры 19 и 20, высокочастотную линию 21 задержки, пять компараторов 22,1 - 22,5 считывания, три счетчика 23,1 - 23,3 импульсов, счетчик 24 импульсов с одним входом управления

7 2

счетчик 25 импульсо с днумя входами управления,триггер 26, регистр 27, три двухвходовых элемента И 28,1 - 28,3, три двухвходоиых элемента I

tWH 29,1 - 29.3 с прямым и инверсным выходами, три . формирователя 30,1. - 30,3 коротких импульсов по фронту и схему 31 вычитания кодов.

Первые сигнальный и управляюпшй

входы блока 10,1 соединены с землей, первые входы (синхронизациии) блоков 10.1 и 10,2 установки и блока 11 считывания результата и управления объединены и соединены с выходом генератора 1 иь.пульсов. Выходы д.екад- ного резисторного делителя 2 соединены с первыми (сигнальными) входа- ми всех ключей 8, первыми входами всех масштабных компараторов 4 и с

вторым и последующими сигнальньтми входами блока 10,1, Вторые входы всех компараторов 4 объединены и соединены с первым выходом источника 6 и с входом детителя 3« Вход делителя 2 соединен с выходом ключа 9, первый вход которого соединен с входом измерения блока 11 и с шиной Вход измеряемого сигнала. Второй сигнальный вход ключа 9 соединен с вторым выходом источника 6, а управляющий вход ключа -9 - с управляющими входами всех компараторов 4 и 5 и с выходом установления блока 11. Прямые выходы всех компараторов 4 - соединены с

вторым и последующими управляющими входами блока 10,1,.Прямые выходы компараторов 4 от первого до предпоследнего соединены с первыми входами элементов И 7, выходы которых соединены с вторыми входами второго и последующих, ключей 8,.

Инверсньм выход первого компаратора 4,1 подключен к второму входу

первого аналогового ключа 8, а ин-г версные выходы второго и последующих компараторов 4 соединены с вторыми входами всех элементов И 7, Выходы делителя 3 соединены с перв ыми входами всех измерительных компараторов 5 и с сигнальными входами блока 10,2, управляющие входы которого соединены с прямыми выходами всех компараторов 5, вторые входы которых

объединены и соединены с выходами всех ключей 8, Выходы установления грубого и точного отсчета и сигнальные выходы блоков 10,1 и 10,2 соединены с соответствующими входа3129

ми блока 1 1 , Первые входы всех фс рьги- рователей 12 блоков 10.1 и 10.2 служат упранляющими входами этих блоков вторые входы o6bejTHHenH и служат входом синхронизации этих блоков. Входы каждого элемента 13,1 соединены соответственно с каждым выходом, кроме i-ro, всех формирователей 12, каждый выход которых соединен соответственно с первым входом всех счет- fo ход последнего соединен с вторым

чиков 14, второй вход которых соединен соответственно с выходом всех элементов 13,

Первые выходы всех счетчиков 14 соединены соответственно с входа- ми элемента ИЛИ 15 и с первыми входами всех ключей 17, вторые входы которых являются сигнальными входами блоков 10.1 и 10,2. Вторые выходы счетчиков 14, начиная с второго, сое динены с первыми входами всех элементов И 16, вторые входы которых объединены и в блоке 10.1 на них подается уровень логической 1, а блоке 10.2 - О. Выходы всех элементов 16 соединены соответственно с третьими входами всех ключей 17, кроме последнего, третий вход которого соединен с землей. Выходы всех ключей 17 объединены и служат сигнальным выходом блоков 10.1 и 10,2, а выход элемента 15 служит выходом установления этих блоков, соединенных с соответствующими вход- ми блока 11, которыми являются входы элемента 29,3, выход которого является вьгходом установления блока 11.

Сигнальными входами блока 11 являются входы сумматора 19, выход которого соединен с входом делителя 18 и с первым входом сумматора 20, первый и второй выходы делителя 18 соединены с первыми входами компараторов 22.2 и 22.3, Втррой вход сумматора 20 соединен с первым выходом делителя 18, а первый вход компарато

ра 22,1 - с зе1 шей.. Первые входы компараторов 22.4 и 22.5 соединены соответственно .с выходами суммматоро 19 и 20, а вторые входы всех компараторов 22 объединены и соединены с выходом линии 21 задержки, вход которой является входом измерения блока II,

Входом синхронизации блока 11 является Первый вход элемента 28,1, соединенный с первыми входами счетчиков 24 и 25 и всех формирователей

8474

30, Второй вход элемента 28,1 соединен с прямым выходом компаратора 2.2 .1 и с первым входом элемента 28,2, второй вход которого соединен с ин-i

J версным выходом компаратора 22,2, прямой выход которого соединен с первым входом элемента 28,2, а второй вход - с инверсным выходом компаратора 22,3 и с входом триггера 26. Вы5

0

0

входом счетчика 25, третий вход которого соединен с выходом элемента 28.3 и с первым входом элемента 29.2 второй вход которого .с рединен с прямым 5 выходом компаратора 22,5, Прямой выход элемента 29.2 соединен с входом счетчика 23,3, выход которого является выходом N устройства.. Инверсный выход элемента 29.2 соединен с вторым входом формирователя 30,3, выход которого соединен с первым входом регистра 27 и первым входом счетчика 23,2, второй вход которого соединен с вьгходом элемента 29.1, Выход счетчика 23.2 соединен с объединенными входами управления всех компараторов 22 и является выходом Останов устройства. Вторые входы формирователей 30,1 и 30.2 соединены соответственно с инверсным и прямым выходами -формирователей

30.1и 30.2, выходы которых соединены с входами элемента 29.1. Выход последнего соединен с входом счетчи5 ка 23,1, выход которого соединен с вторым входом регистра 27j выход которого соединен с входом схемы 31 вычитания, выход которой является выходом Ту устройства. Выход элемента

28.2соединен с вторым входом счетчика 24, выход которого является выходом Tj устройства. Выход счетчика 25 является выходом Тц устройства.

0

40

Цифровой измеритель временных 45 характеристик электрического сигналй работает следующим образом .

Перед поиском установившегося значения электрического сигнала и началом измерения счетчики 14.1 - 14.N, 50 23 - 25, триггер 26 и регистр 27 устанавливают в исходное состояние импульсом сброса (цепь сброса не показана) . При этом на выходах счетчиков 14.1 - 14.N, 23.1, 23.3, 24 и 55 25 и регистра 27 устанавливается нулевой код, на инверсном выходе второго разряда счетчика 23,2 и на выходе триггера 26 - высокий (разре- шающий уровень напряжения.

512

Поскольку на входы установления блока 1 1- считывания результата и управления поступают низкие уровни напряжения с вторых разрядов счетчиков 4,1 - 14,N через элементы Ю1И 15 блоков 10.1 и 10.2.установки грубого и точного отсчета, ,то на его выходе установления присутствует высокий уровень с инверсного выхода элемента ИЛИ 29,3j подключающий ши«- ну Вход через второй сигнальный вход аналогового ключа 9- к декадному резисторному делителю 2 и устанавливающий встроенные триггеры памяти компараторов 4.1 - 4,N,-, 5.1 5.К в состояние построения текущего состояния компараторов. На входы триггера памяти компараторов 22.1 - 22,5 блока 11 также поступает высокий уровень напряжения с выхода второго разряда счетчика 23.2.

Измеряемьш сигнал через второй сигнальный вход аналогового ключа 9 и декадные ступени делителя 2 поступает на первые входы N компараторов 4.1 - 4.N, Число N выбирается из условия перекрытия требуемого динамического диапазона возможных изменений измеряемого сигнала по масш- , табу. На вторые входы компараторов 4.1 - 4.N поступает опорное напряжение с первого выхода источника 6, величина которого определяется наименьшим масштабным пределом динамического диапазона.

До поступления измеряемого сигнала на первые входы компараторов 4.1 - 4,N ключ 8.1 замкнут высоким уровнем напряжения с инверсного выхода компаратора 4.1, остальные ключи 8.2 - 8.N разомкнуты низкими уровнями -с- прямых выходов компараторов 4,1 - 4(N-1) и выходов всех элементов И 7.

После начала поступления измеряемый сигнал через замкнутый ключ 8,1 проходит на вторые входы компараторов 5,1 - 5.К. Если уровень измеряемого сигнала не превьшает наименьшего масштабного предела динамического диапазона, то состояние ключей 8.1 - 8,N остается неизменным и все компараторы 5.1 - 5.К через ключ 8.1 подключены к входу делителя 2. При превышении измеряемым сигналом наименьшего масштабного предела динамического диапазона срабатывает компаратор 4,1, на его инверсном выходе

76

появляется низкий уровень, размыкающий ключ 8.1, а на его прямом выходе - высокий уровень, замыкающий ключ 8.2 через элемент И 7.1. При этом

компараторы 5,1 - 5,К подключаются к первой ступени делителя 2,

При дальнейшем нарастании измеряемого сигнала процессы замыкания и размыкания ключей 8,1 и 8.N происходят аналогичным образом в порядке

возрастания номера ступени делителя 2.

В общем случае сигнал переходно- г о процесса немонотонный, как с нарастающими, так и с ниспадающими

участками. В случае ниспадения сигнала процессы замыкания и размыкания ключей 8.1 - 8.N . происходят в порядке убывания номера ступени делителя 2.

Делитель 3 образует р авномерную шкалу уровней квантования наименьшего масштабного предела динамического диапазона с единичным приращением напряжения на кaждJй ступени. Число К выбирается из условия допустимой погрешности определения установившегося значения входного сигнала .

При превьш1ении сигналом на шине Вход порога Срабатывания компараторов 4.1 - 4,N, 5.1 - 5.К на их прямых выходах возникает положительный перепад, который запускает формирователи 12,1 - 12.N, вырабатывающие одиночный короткий импульс,,

Импульсы 1-то формирователя 12 приходят непосредственно на счетный вход i-ro счетчика 14, а на входы сброса всех счетчиков 14, кроме

i-ro, - через все элементы ИЛИ 13. Первый импульс i-ro формирователя 12 устанавливает на выходах i-ro счетчика 14 код 01, а на выходах всех остальных счетчиков 14 - нулевой код. Вторым импульсом того же формирователя устанавливается выходной код i-ro счетчика 14, соответст- вуюпшй 10. Второй разряд i-ro счетчика 14 управляет замыканием и размы

50

канием i-ro аналогового ключа 17 непосредственно, а первый его разряд - через (i-l)-й элемент И 16., Уровень логического нуля размыкает i-й аналоговый ключ 17,а уровень логи- ческой единицы замыкает его. В блоке 10.К управление осуществляется, как первым, так и вторым разрядом i-ro счетчика 14, а в блоке 10,2 - только вторым разрядом, поскольку в блоfO

15

7129

ке 10,1 на второй вход элементов

16.1- 16(N-1) подается высокий уро- BeFib, а в бпоке 10,2 - низкий,

В блоке 10.1 первые управляющий и сигнальный входы подк,лючены к общей шине, поскольку начальный уровень дискретизации сигнала - нулевой. Масштабьсые уровни дискретизации сигнала располагаются между крайними (первым и последним измерительными уровнями. Сигнал устанавливается на данном уровне, если данный счетчик 14 в блоке 10.1 или

10.2регистрирует два подряд импульса данного формирователя 12, При этом высокий уровень с выхода второго разряда данного счетчика 14 проходит через элемент ИЛИ 15

на вход установления блока 11 где, проходя элемент ИЛИ 29, 3-инвертирует-- ся в низкий, переводит компараторы 4,1 - 4,N и 5.1 - 5,К в режим памяти и вместо входного электрического сигнала подключает ключом 9 к входу декадного рез,исторного делителя 2 опорное напряжение с второго выхода источника 6, в десять раз большее по- величине опорного напряжения с первого выхода источника 6,

Таким образом, при появлении сигнала установления одного из блоков 10.1 и 10.2 к сигнальным входам (кроме nepBoroJ блока 10,1 подключаются опорные напряжения, от одного до девяти раз кратные опорному напряжению с первого выхода источника 6 ,

Первые разряды счетчиков 14,1 - 14,N блока 10,1 предназначены для подключения через (N-1) злементов И 16 и N ключей 17 масштабного уровня, предшествующего измерительному уровню установления, подключаемого N ключами 17 блока 10,2, Уровни опорного напряжения с сигнальных выходов блоков 10.1 и 10,2 поступают на аналоговый сумматор 19 блока

25

11 считывания результата и управления где суммируются. Суммарный уровень опорного напряжения, соответствующий установившемуся значению сигнала, определяется общим выражением:

8978

Когда установившееся значение сигнала гтриходится на масштабные уровни опорного напряжения, то второй член выражения обращается в j нуль. Суммарны уровень onoptroro напряжения (установивтееся значение сиг- нaлaJ в дальнейшем поступает на прецизионный резисторный делитель 18 с соотношением резисторов -1:8:1, осуществляющий нормировку входного сигнала на уровнях 0,1; 0,9 и 1,0 от установившегося значения сигнала. Уровень 1,1 установившегося значения сигнала образуется аналоговым сумматором 20, суммирующим выходные уровни 0,1 и 1,0 делителя 18,

Входной исследуемый сигнал задерживается в высокочастотной линии 21 на время полного завершения переходного процесса, определяемое длительностью испытательного импульса системы, и поступает на первые входы пяти компараторов 22 считывания, на вторые входы которых подаются опорные уровни напряжения с выходов прецизионного резисторного делителя 18 и аналогового сумматора 20,

В исходном состоянии на вход триггера памяти пяти компараторов 22 поступает высокий уровень с выхода второго разряда счетчика 23,2, который устанавливает встроенные rp irre- ры памяти пяти компараторов 22 в состояние повторения текущего состояния компараторов.

При превьшении нулевого уровня не-. следуемым сигналом срабатывает компаратор 22,1, на его прямом выходе появляется высокий уровень, поступающий на второй вход элемента И 28,1 и на первый вход элемента И 28,2, . Подаваемые на первый вход элемента И 28,1 импульсы генератора 1- проходят на счетный вход счетчика 23,1, которьй начинает заполняться.

На втррой вход элемента И 28,2 поступает высокий уровень с инверсного выхода компаратора 22,2 и с появлением высокого уровня на первом 50 входе .элемента И 28,2 на его выходе высокий уровень проходит на вход разрешения счетчика 24 импульсов и тот начинает заполняться.

30

35

40

45

и.

и.

и..

чет J где и. - i-й масштабный уровень

опорного напряжения;

Uj - j-й измерительный уровень

опорного напряжения.

55 При превьппении уровня 0,1 установившегося значения входным сигналом на инверсном выходе компаратора 22,2 устанавливается низкий уровень, а на его прямом выходе - высокий,. На

входе разрешения счетчика 24 появляется низкий уровень, счетчик 24 прекращает подсчет количества импульсов и па его выходе устанавливается код, соответствующий времени задержки Tj,

Поскольку на втором входе элемента И 28.3 присутствует высокий уровень . с инверсного выхода компарато-- ра 23.3, то высокий уровень с прямого выхода компаратора 22,2 проходит через элемент 28,3 и поступает на вход разрешения счетчика 25 импульсов и он начинает их подсчет.

При превьппении уровня 0,9 установившегося значения входным сигналом на инверсном выходе компаратора 22.3 появляется низкий уровень, опрокидывающий триггер 26 в противоположное исходному состояние, С выхода триггера 26 низкий (запрещающий) 20 чения сигнала), приводящие как к

уровень поступает на вход блокировки счетчика 25, блокируя дальнейший подсчет импульсов, количество которых определяется длительностью от момента появления на прямом выходе компара -ора 22.2 высокого уровня до момента появления на инверсном выходе компаратора низкого уровня (от 0,1 до 0,9 установившегося значения

наругвению процесса измерения, так и искажению его результатов.

Для обеспечения помехозащищен- ного приема информации измерения интерфейсными устройствами и поиска достоверного момента установления входного сигнала в блок 1 считывания введены компаратор 22,4, формиро ватели 30,1 и 30.2, злемент ИЛИ 29.1

сигнала). Поэтому на выходе счетчика 30 и двухразрядный счетчик 23.2.

Z5 код соответствует времени нараста- При пересечении входным сигналом

НИН Т.

При превышении уровня 1,1 установившегося значения входным сигналом на прямом выходе компаратора 22.5 появляется высокий уровень, поступающий на второй вход элемента ИЛИ 29.2, на первый вход которого проходит сигнал с выхода элемента И 28.3 {сигснизу уровня 1,0 установившегося значения на прямом выходе компаратора 22,4 появляется высокий уровень 35 запускающий формирователь 30,2,

а при пересечении сверху уровня 1,0 установившегося значения входным сигналом возникший на. инверсном

выходе компаратора 22.4 положитель- нал Ниже зоны) . Сигнал Выше зоны 40 ный перепад запускает формирователь

30.1, Импульсы формирователей 30,1 и и 30,2 через элемент ИЛИ 29.1 проходят на счетный вход счетчика 23.2, а на его вход сброса поступают им- 45 пульсы формирователя 30.3, Положение входного сигнала В зоне обозформируется непосредственно компаратором 22,5. Сигналы Ниже зоны и Вьше зоны при немонотонном пере- ходно процессе чередуются и разделены промежутками В зоне. С прямого выхода элемента ИЛИ 29.2 на счетный вход счетчика 23,3 поступают импульсы Вне зоны, выходной код которого соответствует порядку системы N. С инверсного выхода элемента ИЛИ 29,2 на сигнальный вход формирователя 30.3 коротких импульсов по фронту приходят импульсы в зоне, которые -формируются в короткие импульсы записи в регистр 27 по спаду импульсов Вне зоны (фронту импульсов в ,

Работа трех формирователей 30 аналогична работе N формирователей

начается импульсами формирователей 30.1 и 30.2, а его положение Вне зоны - импульсами формирователя 30.3

50

Первый импульс с выхода элемента ИЛИ 29,1 устанавливает на, инверсных выходах счетчика 23,2 код 10. Если входной сигнал после этого вы55 ходит за пределы зоны установлении, то импульсом Вне зоны с выхода формирователя 30.3 счетчик устанавливается в исходное состояние и на его входах появляется код Ii. Если

12 блоков 10,1 и 10,2. Поскольку длительность импульсов записи не превышает длительности периода повторения импульсов генератора 1, то

в регистр 27 записывается код с выхода счетчика 23.1 на единицу счетного периода больше, чем подаваемый на вход вычитаемого схемы 31 вычитания кодов, на входе вычитающего которой

постоянно набран код, соответствующий единице счетного периода. Результирующий код схемы 3 вычитания кодов соответствует времени установления Т у.

После установления входного сигнала возможны аппаратурные импульсные помехи и случайный выход входного сигнала за пределы зоны установления (от 0,9 до 1,1 установившегося знанаругвению процесса измерения, так и искажению его результатов.

Для обеспечения помехозащищен- ного приема информации измерения интерфейсными устройствами и поиска остоверного момента установления входного сигнала в блок 1 считывания введены компаратор 22,4, формирователи 30,1 и 30.2, злемент ИЛИ 29.1

и двухразрядный счетчик 23.2.

снизу уровня 1,0 установившегося значения на прямом выходе компаратора 22,4 появляется высокий уровень 35 запускающий формирователь 30,2,

а при пересечении сверху уровня 1,0 установившегося значения входным сигналом возникший на. инверсном

начается импульсами формирователей 30.1 и 30.2, а его положение Вне зоны - импульсами формирователя 30.3

50

Первый импульс с выхода элемента ИЛИ 29,1 устанавливает на, инверсных выходах счетчика 23,2 код 10. Если входной сигнал после этого вы55 ходит за пределы зоны установлении, то импульсом Вне зоны с выхода формирователя 30.3 счетчик устанавливается в исходное состояние и на его входах появляется код Ii. Если

вход}гой сигнал после очередного попадания в зону установления не выходит за ее пределы, то вторым импульсом с выхода элемента ИЛИ 29.1 на выходах счетчика 3,2 устанавливается код 01, Низкий уровень с инверсного выхода второго разряда счетчика 23,2 переводит все компара торы 22 в режим памяти предшествующего состояния и поступает на шину Останов интерфейсныхустройств, блокируя дальнейший прием ими информации.

Цифровой измеритель временных характеристик электрического сигнала осуществляет последовательно нормировку этого сигнала, определение значений времени задержки,- нарастания

-и установления порядка системы. Измеритель обеспечивает помехозащи- щенный прием информации интерфейсными устройствами и производит поиск момента окончания установления электрического сигнала.

Формула изо. бретения

Цифровой измеритель временных характеристик электрического сигнала, содержащий генератор импульсов, декадный резисторный делитель, выходаг ми соединенный с первьми входами основных аналоговых ключей и первыми входами N масштабных компараторов, вторые входы которых подключены к первому выходу источника опорного напряжения, а прямые их выходы,.кроме последнего, соединены с втррыми входами N-1 элементов И, выходами соединенных с вторьми входами, второго и последующих основных аналоговых ключей, объединенных выходами и подключенных к объединенньм вторым входам К измерительных компараторов, первые входы которых соединены с выходами рав ноступенчатого резисторного делителя, подключенного к первому выходу источника опорного напряжения, о т

9189712

J7 и ч а ю щ и и с я тем, что, с целью повышения точности измерения и расширения функциональных возможностей, в него введены дополнитель5 гый аналоговый ключ, блоки установки грубого и точного отсчета, блок считывания результата и управления .при этом декадньш резисторный делитель через выход и второй сигналь 0 ный вход дополнительного аналогового ключа соединен с входом измерения блока считывания результата и управления, с.шиной измеряемого сигнала, первый сигнальный вход дополнитель 5 ного аналогового ключа соединен с вторым выходом источника опорного напряжения, а его управляющий вход и входы масштабных и измерительных компараторов - с выходом установле20 ния блока считывания результата и управления, входы синхронизации которого и блоков установки грубого и точного отсчета объединены и подключены к выходу генератора импульсов, второй и последующие выходы декадного резисторного делителя соединены с вторым и последующими сигнальными входами блока установки грубого отсчета, второй и последующие управляющие входы которого соединены с прямьми входами второго и последующих масштабных компараторов, инверсными выходами подключенных к первым входам элементов И, а инверс35 ный выход первого масштабного компаг ратора. соединен с вторым входом первого основного аналогового ключа, выходы равноступенчатого резисторного делителя дополнительно подключе ны к сигнальным входам блока установки точного отсчета,- а управляющие входы последнего - к прямым выходам измерительных компараторов, выходы установления и сигнальные выходы блоков установки грубого и точного отсчета соединены с соответствующими входами блока считывания результата и управления.

25

30

40

45

Останоб

Редактор И.Дербак

Составитель В,Антохин Техред.Л.Сердюкова;

Заказ 228/44 Тираж 731. Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

Корректор М.Шароши

Изобретение относится к иэмери- тельной и импульсной технике предназначено для определения времени задержки, нарастания, установления и порядка системы ненормированных переходных процессов и может быть использовано для исследования однократных и редкоповторяющихся сигналов. Цель изобретения - повьппение точности измерения времени нарастания электрического сигнала и расширение функциональных возможностей за счет осуществления нормировки сигнала и определения времени задержки, установления и порядка системы. Устройство содержит генератор 1 импульсов, декадный резисторный делитель 2, N масштабных компараторов 4.1 - 4.N, источник 6 опорного напряжения, (N-1) элементов 7.1 - 7(N-1), N основных аналоговых ключей 8,1 - 8.N, К измерительных компараторов 5.1 - 5.К, равноступенчатый резисторный делитель 3, Для достижения поставленной цели в устройство введены дополнительный аналоговый ключ 9 с двумя сигнальными входами, блоки 10.1 и 10,2 установки соответственно грубого и точного отсчетов, блок 1I считывания результата и управления, образоващ, новые функциональные связи. Измеритель обеспечивает помехо- защищенный прием информации интерфейсными устройствами и производит поиск момента окончания установления электрического сигнала. 2 ил. Q & (Л