Транзисторный ключ с защитой от перегрузки Советский патент 1987 года по МПК H03K17/81 H03K17/60 

11348993

Изобретение относится к импульсной технике, импользуется преимущестнит р ш н н

ренно, в регуляторах напряжения, преобразователях частоты, инверторах тока и напряжения в качестве импульсных усилителей.

Цель изобретения - повышение надежности.

На фиг. 1 представлена электрическая схема транзисторного ключа с защитой от перегрузки , на фиг. 2 - схема блока управления.

Транзисторный ключ с защитой от перегрузки содержит блок 1 управления, блок 2 сравнения, первый делитель, напряжения на резисторах 3 и 4, выходной резистор 4 которого шунтирован первым конденсатором 5, второй делитель напряжения на резисторах 6 и 7, третий делитель напряжения на резисторах 8 и 9, элемент 10 совпадения, выполненный на первом и втором транзисторах, первый 11 и второй 12 резисторы, третий 13 и четвертый 14 транзисторы, второй конденсатор 15, силовой составной транзистор 16, источник 17 питания, первую. 18 и вторую 19 шины питания, первую 20 и вторую 21 входные клеммы устройства, а также первый 22 и второй 23 входы и выход 24 блока 2 сравнения. Вход 23 одновременно является выходом блока

Iуправления.

Первые выводы первого и третьего резисторных делителя напряжения подключены к первой шине 18 питания, вторые выводы которых подсоединены к второй шине 19 питания, средняя точка первого резисторного делителя напряжения через первый конденсатор 5 подключена к второй шине 19 питания, коллектору четвертого транзистора 14 и первому входу 22 блока 2 сравнения, второй нход 23 которого соединен с выходной клеммой блока 1 управления, выход 24 блока сравнения подключен к первому выводу второго резисторного делителя напряжения и к базе силового составного транзистора 16, эмиттер которого подсоединен к второй шине 19 питания, а коллектор - к первому выводу третьего резисторного делителя напряжения, эмиттеры третьего 13 и четвертого 14 транзисторов подключены к второй шине 19 питания, база третьего транзистора 13 через первый резистор

IIподключена к первой шине 18 пита

0

ния, а коллектор через второй резистор 12 - к первой шине 18 питания, базе четвертого транзистора 14 и через второй конденсатор 15 к второй шине 19 питания, второй вывод второго резисторного делителя напряжения подключен к второй шине 19 питания .

Блок 1 управления содержит оптрон 25, третий 26, четвертый 27 и пятый 28 резисторы, третий конденсатор 29 и пятый транзистор 30. Светодиод оптрона 25 подключен к входным клеммам 20 и 21 устройства, анод фотодиода оптрона 25 подключен к второй шине 19 питания, катод фотодиода оптрона 25 подключен через третий резистор 26 к первой шине 18 питания и непосредственно к базе пятого транзистора 30, змиттер которого через четвертый резистр 27, зашунтирован- ный третьим конденсатором 29, подключен к второй шине 19 питания и че- 5 рез пятый резистор 28 к первой шине 18 питания U непосредственно к выходу 23 блока 1, а коллектор подключен к первой шине 18 питания.

Блок 2 сравнения содержит шестой 31, седьмой 32 и восьмой 33 резисторы и компаратор 34 напряжения, который включен между шинами питания. Неинвертирующий вход компаратора 34 через шестой резистор 31 подключен к второму входу блока 2 сравнения, инвертирующий вход компаратора 34 подключен к первому входу 22 блока 2 сравнения, первый выход компаратора

34через седьмой резистор 32 соединен с неинвертирующим входом компаратора и через восьмой резистор 33 подключен к первой шине 18 питания, а второй выход компаратора 34 подключен к выходу 24 блока 2 сравнения.

Элемент 10 совпадения содержит первый 35 и второй 36 транзисторы.

База первого транзистора 35 подсоединена к средней точке третьего резисторного делителя напряжения на резисторах 8 и 9. подключенного параллельно переходу змиттер-коллек- тор силового составного транзистора 16. Коллектор первого транзистора

35через первый резистор 11 подключен к первой шине 18 питания. Эмиттер первого транзистора 35 через коллек- торно-эмиттерный переход второго транзистора 36 соединен с второй шиной 19 питания. База второго транзис5

0

5

0

5

3П

тора 36 подключена к средней точке второго резисторного делителя напряжения на резисторах 6 и 7.

Устройство работает следующим образом,

В нормальном режиме входной сиг- нал через блок управления подается на неинвертирующий вход компаратора 34 и далее, сформированный и усиленный по мощности последним, поступает на базу силового составного транзистора 16, управляя его работой. При этом напряжение между коллектором и эмиттером силового составного транзистора 16 падает, первый транзистор 35 элемента 10 совпадения заперт, третий транзистор 13 открыт, четвертый транзистор 14 заперт и потенциал инвертирующего входа компаратора 34 определяется только соотношением плеч первого резисторного делителя напряжения на резисторах 3 и 4.

Блок 1 управления обладает разными постоянными времени заряда и разряда конденсатора 29, что в конечном счете приводит к различным задержкам

на отпирание tja3.oTn запирание t,jc,3 5о,п. силового составного транзистора 16, причем задержка на отпирание превышает задержку на его запирание .

Это позволяет при использовании устройства в мостовых в полумостовых схемах управлять ключами одним управляющим сигналом при встречно-параллельном включении светодиодов оптро- на 25. При этом сначала происходит выключение ранее работавшего силового составного транзистора 16 одного ключа и только спустя время t Ч-аотп включение смежного с ним второго ключа. Тем самым исключаются режимы сквозных токов через два последовательно включенных силовых составных транзистора. Кроме того, задержка на включении силового составного транзистора 16 делает схему выходного каскада более помехоустойчивой, поскольку кратковременные импульсы помехи с выхода оп- трона 25 не приводят к отпиранию силового составного транзистора 16. Величина времени задержки определяется типом применяемых силовых транзисторов и может задаваться выбором величины емкости конденсатора 29.

5

0

5

0

0

5

При внешнем коротком замыкании напряжение между коллектором и эмиттером силового составного транзистора 16 остается высоким постоянно и не зависит от подаваемого на него сигнала управления. Это обстоятельство при наличии отпирающего сигнала на базе силового составного транзистора 16 приводит к одновременному отпиранию первого и второго транзисторов 35 и 36 элемента 10 совпадения, запиранию третьего транзистора 13, а спустя некоторое время, определяемое постоянной времени цепи;резистор 12 - конденсатор 15, и к отпиранию четвертого транзистора 14. При этом потенциал инвертирующего входа компаратора 34 быстро уменьшается (за премя t) до уровня, при котором компаратор отключается, и снимается отпирающий сигнал с базы силового составного транзистора 16, в результате чего последний запирается независимо от сигнала управления. В этот же момент времени второй 14 и четвертый 36 транзисторы также закрываются. Однако за счет гистерезиса компаратора 34 его включение и подача отпирающего сигнала на базу силового составного транзистора 16 возможны лишь спустя время t, за которое напряжение на первом конденсаторе 3-нарастает до уровня переключения компа5 ратора 34.

Если срабатывание защиты было вызвано не одиночным импульсом помехи, а внешним к.з., то после включения силового составного транзистора опи0 санные процессы вновь повторяются, в схеме устанавливается автоколебательный режим, при котором силовой составной транзистор 16 на коротком интервале (ц, 1-3 мкс) находится

5 в активной области, а остальное время (LP 0,5-2 мс) заперт. Эффективное значение тока коллектора из-за большой скважности импульсов невелико, поэтому работа в таком режиме, хотя и тяжелом для силового прибора, к отказу силового составного транзистора 1 6 не приводит.

Времена t., и t могут задаваться практически независимо одно от другого соответствующим выбором емкостей конденсаторов 5 и 15.

Увеличение надежности работы транзисторного ключа с защитой от перегрузки достигается за счет устранения

ложных переключений силового транзистора от действия импульсной помехи на упрявляющем входе и по цепи коллектора силового транзистора.,

Формула изобретения

1. Транзисторый ключ с защитой от перегрузки, содержащий блок управления, блок сравнения, три резистор- ных делителя напряжения, элемент совпадения на первом и втором транзисторах, первый конденсатор и силовой составной транзистор, первые выводы первого и третьего резисторных делителей напряжения подключены к первой шине питания, вторые выводы второго и тоетьего резисторных делителей напряжения подключены к второй шине питания, база первого транзистора подключена к средней точке третьего ре- зисторного делителя напряжения, а эмиттер через коллекторно-эмиттерный переход второго транзистора подключен к второй шине питания, база второго транзистора подключена к средней точке второго резисторного делителя напряжения, средняя точка первого резисторного делителя напряжения через периый конденсатор подключена к второй шине питания, эмиттер силового составного транзистора подключен к второй шине питания, а коллектор - к второму выводу третьего резисторного делителя напряжения, блок управления включен между первой и второй шинами питания, вход блока управления подключен к входным клеммам устройства, о т л и ч а ю ш и и с я тем, что, с целью повышения надежности, введены первый и п горпи ре-мистеры, второй конденсатор, третий и четвертый тран- зис торы, эмиттерь которых подключены к второй шине питания, база третьего транзистора подключена к коллектору первого транзистора и через первь1й резистор - к nepBofi шине питания, коллектор гретьегс транзистора под

ключен к базе четвертого транзистора, через второй резистор к первой шине питания и через второй конденсатор к второй шине питания, второй вывод первого резисторного делителя напряжения подключен к второй шине питания, а средняя точка подключена к коллектору четвертого транзистора и первому входу блока сравнения, второй вход которого подключен к выходу блока управления, а выход - к первому выводу второго резисторного делителя напряжения и к базе силового составного транзистора.

2. Транзисторный ключ по п. 1, отличающийся тем, что блок управления содержит оптрон, третий, четвертый и. пятый резисторы, третий конденсатор, пятый транзистор, светодиод оптрона подключен к входным клеммам устройства, анод фотодиода оптрона подключен к второй шине питак первой шине питания и непосредственно к базе пятого транзистора, эмиттер которого через четвертый резистор, зашунтированный третьим конденсатором, подключен к второй шине питания, через пятый резистор к первой шине питания и ))е11осредственно к выходу блока управления, а коллектор подключен к первой шине питания.

3. ТранзисторньвЧ ключ по п. 1, отличаюшийся тем, что блок сравнения содержит шестой, седьмой и восьмой резисторы и компаратор напряжения, который включен между шинами питания, инвертирующий вход которого подключен к первому входу блока сравнения, неинвертирующий вход компаратора через шестой резистор -подключен к второму входу блока сравнения, первый выход компаратора через седьмой резистор соединен с его неинвертирующим входом и через восьмой резистор подключен к первой

шине питания тора подключен ка сравнения.

а второй выход компара- к выходной клемме бло20 о1 25 L

J V-102J

Йг|) f

2/ о-J LТ 1 0/9

Составитель Г.Терешина Редактор Л.Пчолинская Техред Л.Олийнык

Заказ 5199/56 Тираж 899Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

5

-О/в

28

Корректор Н.Король

Изобретение относится к импульсной технике и может быть использовано в регуляторах напряжения, преобразователях частоты, инверторах тока и напряжения. Целью изобретения является повьпмение надежности. Транзисторный ключ содержит блок 1 управления, блок 2 сравнения, делители напряжения: первый на резисторах 3 и 4, второй на резисторах 6 и 7, третий на резисторах 8 и 9 элемент совпадения 10, выполненный на транзиса 21 торах 35 и 36, силовой составной транзистор 16, источник 17 питания, шины 18 и 19 питания, входные клеммы 20 и 21, входы 22 и 23, выход 24 и компаратор 34 блока сравнения, резисторы и конденсаторы, показанные на схеме. Блок управления (схема приводится в описании изобретения) обладает равными постоянными времени заряда и разряда конденсатора, что приводит к различным задержкам отпирания и запирания транзистора 16. Это позволяет при использовании устройства в мостовых и полумостовых схемах управлять ключом одним управляющим сигналом. Технико-экономические преимущества устройства, по сравнению с прототипом, заключаются в повышении надежности работы транзисторного ключа с защитой от перегрузки, что достигается за счет устранения ложных переключений транзистора 16 от действия импульсных помех на управляющем входе и по цепи коллектора транзистора. 2 з.п. ф-лы, 2 ил. i (Л со 00 со QO 00