Устройство для формирования массива Советский патент 1988 года по МПК G06F15/40 

00

а ел

о

Изобретение относится к автоматике и вычислительной технике.

Цель изобретения - расширение области применения за счет обеспечения возможности выделения неповторяющихся элементов массива чисел ,На фиг. 1 приведена схема устройства; на фиг. 2 - схема первого блока памяти; на фиг. 3 - схема второго блока памяти; на фиг. 4 - схема блока сравнения; на фиг. 5 - схема блока управления.

Устройство содержит блоки 1 и 2 памяти, блок 3 сравнения, блок 4 управления, коммутатор 5, входы 6 сортируемых чисел, вход 7 логической единицы, вход 8 запуска. Блоки памяти содержат п регистров 9,-9 и 10,-10 (п - количество сортируемых чисел), блок сравнения содержит п элементов 11(-11п сравнения, п триггеров 12,- -12 разрешения сравнения, и п триггеров 13,-13 признака. Блок управления содержит генератор ,14 импульсов, счетчики 15 и 16, элементы И 17 и 18, элемент 19 задержки и выходы 20-22.

Устройство работает следующим образом.

п сортируемых чисел по входам 6(-6п записываются в регистры 9,-9п и 10,-10„, по входу 8 запуска запускается генератор 14 импульсов блока 4 управления, на выходе 20 которого каждый такт формируется импульс. Пер- воначально триггеры 12 и 13 обнулены. Нулевое значение триггера 12; запрещает работу элемента 11; сравнения. В первом такте запрещена работа всех элементов 11 сравнения, во втором - разрешена работа п-го элемента 11„ сравнения, в i-м - работа элементов 11n-i z м сравнения, так как логическая единица последовательно записывается и хранится в триггерах 12. Одновременно в каждом такте числа, хранящиеся в регистрах 10,- 10р, циклически сдвигаются, обеспечивая попарное сравнение всех чисел. Если на i-M такте какие-либо два числа а; и а равны, то на выходе соответствующего элемента 11 j сравнения - логическая 1, которая устанавливает в единичное состояние соот ветствующий триггер признака и сбрасьшает в нулевое состояние регистр 9(. В дальнейшем упомянутая единица также циклически сдвигается. Через п тактов массив чисел занимает

в блоке 2 памяти исходное положение, разрешая работу всех элементов сравнения. При этом сравниваются сами с собой элементы массива, встречающиеся в массиве только один раз, и соответствующий триггер 13 признака устанавливается в единичное состояние, а регистры 9,-9п гарантированно сбрасываются. Таким образом, через п тактов триггеры 13 установлены в единичное состояние для всех различных чисел в массиве, причем каждое число помечено единицей только один раз. В следующих п тактах на выходе 21 блока 4 управления - единица, при этом импульсом с выхода 22 блока 4 управления разрешается перезапись из регистра 10 в регистр 9„, а из регистра 9, в регистр 9;, числа, если в этот момент в триггере 13, - единица, т.е. соответствующее число помечено на предьщущем этапе. На втором этапе работа всех элементов 11 сравнения блокируется нулевым значением всех триггеров 12, которые удерживаются в нулевом состоянии постоянным единичньм сигналом с выхода 21 блока 4 управления, а по сигналам на его выходе 20 происходит циклический сдвиг информации в регистрах 10 и триггерах 13 аналогично сдвигу на первом этапе. Через 2п тактов в бло ке 1 памяти записан набор всех различных чисел исходного массива.

Формула изобретени

1. Устройство для формирования массива, содержащее первый и второй блоки памяти, блок сравнения, коммутатор и блок управления, первый и второй выходы которого соединены с входами синхронизации соответственно первого и второго блоков памяти, выход признака сравнения блока сравнения соединен с входом анализа признака сравнения блока управления, выходы первой группы коммутатора соединены с информационными входами второго блока памяти, отличающееся тем, что, с целью расти- . рения области применения за счет обеспечения возможности выделения неповторяющихся элементов массива, блоки памяти содержат п регистров каждый, где п - количество чисел в исходном массиве, первый и третий выходы блока управления соединены соответственно с первым и вторым

управляющими входами блока сравнения, i-й выход равенства которого, где i 1,2, ..., п, соединен с входом установки в нулевое состояние i-ro регистра первого блока памяти, информационные входы п-го регистра которого подключены к выходам второй группы коммутатора, первый и второй

п-го триггера признака и является выходом признака сравнения блока сравнения, информационный вход п-го триггера разрешения сравнения является третьим управляющим входом блока сравнения, выход i-ro триггера разрешения сравнения соединен с управляющим входом i-ro элемента сравнеуправляющие входы которого подключены Q ния, информационные входы j-ro тригп-го триггера признака и является выходом признака сравнения блока сравнения, информационный вход п-го триггера разрешения сравнения является третьим управляющим входом блока сравнения, выход i-ro триггера разрешения сравнения соединен с управляющим входом i-ro элемента сравне

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение области применения за счет обеспечения возможности вьщеления неповторяющихся элементов массива чисел. Устройство содержит два блока памяти, состоящих каждый из п регистров, где п - количество сортируемых чисел, блок сравнения, состоящий из п элементов сравнения, две группы из п триггеров, а также блок управления (БУ) и коммутатор п чисел записываются в регистры, и под воздействием импульсов от БУ числа в группе регистров второго блока памяти циклически сдвигаются, обеспечивая через п тактов сравнение всех пар чисел. При совпадении каких- либо чисел соответствующее число помечается единицей в триггере. Через п тактов помечены все неповторяющиеся числа массива. В следующих п тактах помеченные числа переписываются в группу регистров первого блока памяти. 2 з.п. ф-лы, 5 ил. i (Л

соответственно к выходу признака сравнения блока сравнения и второму выходу блока управления, вход запуск которого является входом з апуска устройства, выходы разрядов первого регистра второго блока памяти соединен с информационными входами коммутатора, i-й информационный вход устройства соединен с установочными входами i-x регистров первого и второго бло- ков памяти, выходы разрядов которых соединены с i-ми информационными входами соответственно первой и второй групп блока сравнения,третий управляющий вхо которого подключен к входу логическо единицы устройства, входы синхронизации первого и второго блоков памяти являются входами синхронизации всех регистров соответственно первого и второго блоков памяти, информационные входы J-X регистров первого и второго блоков памяти, где .2, ..., (п-1), подключены к выходам разрядов (j+1)-x регистров соответственно первого и второго блоков памяти.

подключен к информационному входу

ч

гера разрешения сравнения и j-ro триггера признака подключены к выходам соответственно (j+1)-ro триггера разрешения сравнения и (j+l)-ro триггера признака, входы синхронизации всех триггеров объединены и подклю- чекь: к первому управляющему входу блока сравнения, входы установки в нулевое состояние всех триггеров разрешения сравнения объединены и подключены к второму управляющему входу блока сравнения.

ч

I

r

Фиг.

л

Фиг. 5