Пиковый детектор Советский патент 1988 года по МПК G01R19/04 

CPl/X.f

Изобретение относится к электронной измерительной технике и может быть использовано в быстродействующей контрольно-измерительной аппаратуре и системах централизованного контроля в качестве преобразователя пикового значения периодического сигнала со сложным гармоническим составом в постоянное напряжение, например, в устройствах анализа речевого сигнала для выполнения классификации речь - пауза, в быстродействующих системах АРУ, АЛЧ, ФАПЧ.

Цель изобретения - расширение функциональных возможностей детектора за счет формирования выходного напряжения постоянного тока, пропорционального максимальному значению входного напряжения за период.

На фиг,1 представлена функциональная схема пикового детектора; на фиг.2 - эпюры напряжений.

Пиковый детектор содержит двухтактный выпрямитель 1, к выходу кото рого подключены параллельно диодно- емкостная запоминающая ячейка 2 с разрядным ключом 3 и вторая диодно- емкостная запоминающая ячейка 4 с вторым разрядным ключом 5. Выходы запоминающих ячеек через развязывающие диоды 6 и 7 подключены к неинвертирующему входу повторителя 8 напряжения, выход которого является выходом устройства. К входу устройства подключена цепочка из соединенных i последовательно выделителя 9 частоты первой гармоники, удвоителя 10 частоты и счетного триггера 11. Точка соединения выхода удвоителя 10 частоты и счетного триггера 11 соединена с входом формирователя 12 импульсов, а выход его - с управляющими входами ключей 3 и 5 через логические элементы И 13 и 14. Вторые входы элементов И 13 и 14 подключены к инвертирующему и неинвертирующему выходам счетного триггера 11.

Пиковый детектор работает следующим образом.

Изменяющийся по амплитуде периодический сигнал со сложным гармоническим составом, например, речевой, поступает на вход устройства (фиг.2а и выпрямляется двухтактным выпрямителем 1 (фиг,1). Сигнал на выходе выпрямителя 1 имеет форму, показанную на фиг.2б. Выделитель 9 частоты первой гармоники (фиг.1) формирует

5

0

5

последовательность импульсов (фиг.2в), частота которых удваивается (фиг.2г)1 удвоителем 10 (фиг.1), а затем делится счетным триггером 11 на два, формирующим на своих неинвертирую1чем и инвертирующем выходах последовательности прямоугольных импульсов (фиг.2 д,е). Одновременно с этим формирователь 12 импульсов формиру«т на своем выходе последовательность импульсов длительностью 2 , синхронизируемых импульсами на выходе удвоителя 10 частоты. Первый элемент И 13 логически перемножает импульсы последовательности на выходе формирователя 12 и последовательности на инвертирующем выходе счетного триггера 11 (фиг.2 е), и на его выходе образуется последовательность подаваемых на управляющий вход первого электронного ключа 3 импульсов длительностью с (фиг. 2 ж). Длительность Г задается схемой формирователя 12 такой, чтобы обеспечивать полный разряд конденсаторов запоминающих ячеек 2 и 4. Второй элемент И 14 логически перемножает импульсы последовательности на выходе формирователя 12 и последовательности на неинвертирующем выходе счетного триггера 11 (фиг. 2 д), и на его выходе образуется последовательность подаваемых на управляющий вход второго электронного ключа 5 импульсов длительностью Т (фиг. 2 и). Первый 3 и второй 5 ключи работают поочередно, разряжая конденсаторы запоминающих ячеек 2 и 4 через промежутки времени, соответствующие половине периода основной частоты сигнала (фиг.2з, к). При этом, когда напряжение на конденсаторе одной из ячеек равно нулю, напряжение на конденсаторе второй ячейки соответствует максимальному амплитудному значению одной из предьщущих точек экстремума за половину периода. Развязывающие диоды 6 и 7 препятствуют проникновению импульса, образующегося при разряде конденсатора, на вход повторителя 8 напряжения.

0

5

0

45

50

Во время увеличения динамического уровня входного сигнала пиковый де- тектор фиксирует все амплитудные

значения сигнала в порядке их нарастания в виде огибающей без запаздывания, так как конденсаторы запоминающих ячеек всегда могут дозарядиться (фиг.2 л). Во время неизменного динамического уровня входного сигнала пиковый детектор фиксирует только максимальные амплитуды сигнала без запаздывания (фиг.2 л). Во время уменьшения динамического уровня сигнала пиковый детектор фиксирует максимальное амплитудное значение сигнала за половину периода частоты основной гармоники и его выходное напряжение отражает изменение в сторону уменьшения каждой максимальной амплитуды сигнала за половину периода в виде ступенчатой огибающей с максимальным запаздыванием на половину периода основной частоты

В целом максимальное запаздывание пикового детектора не гревышает половину периода частоты основной гармоники, что несоизмеримо ниже запаздывания известных пиковых детекторов, преобразовывающих пиковое значение быстро изменяющегося периодического сигнала сложной формы в постоянное напряжение. Поэтому использование предлагаемого пикового детектора в системах анализа речевого сигнала, АРУ, АПЧ, ФАПЧ и т.д. может значительно повысить их быстродействие.

Формула изобретения

Пиковый детектор, содержащий диодно-емкостную запоминающую ячейку повторитель напряжения, выход кото- рого соединен с выходной шиной, разрядный ключ, включенный параллельно конденсатору диодно-емкостной запоминающей ячейки, формирователь импульсов, отличающийся тем, что, с целью расширения функциональных возможностей за счет формирования выходного напряжения постоянного тока, пропорционального максимальному значению входного напряжения за период, Б него введены двухтактный выпряQ митель, вторая диодно-емкостная запоминающая ячейка, второй разрядный ключ, два развязывающих диода, выделитель частоты первой гармоники, удвоитель частоты, счетный триггер

5 и двй логических элемента И, причем входы диодно-емкостных запоминающих ячеек соединены с выходом двухтактного выпрямителя, вход которого соединен с входной шиной пикового деQ тектора, выходы диодно-емкостных запоминающих ячеек через соответствующие развязывающие диоды соединены с неинвертирующим входом повторителя напряжения, вход выделителя частоты

5 первой гармоники соединен с входом пикового детектора, выход выделителя частоты первой гармоники через удвоитель частоты соединен с входами формирователя импульсов и счетного

Q триггера, выход формирователя импульсов соединен с первыми входами логических элементов И, выходы которых соединены с управляющими входами соответствующих разрядных ключей, вторые входы логических элементов И соединены соответственно с инвертирующим и неинвертирующим выходами счетного триггера, второй разрядный ключ подключен лараллельно конденсатору второй диодно-емкостной запоми5

0

нающей ячейки.

.wx/vuM

JII I I I I I I I I I I I I I I

Изобретение может быть использовано в быстродействующей контрольно-измерительной аппаратуре. Цель изобретения - расширение функциональных возможностей детектора. Пиковый детектор содержит диодно-емкостную запоминающую ячейку 2 с разрядным ключом 3, повторитель напряжения 8 и формирователь 12 импульсов. Введение двухтактного выпрямителя 1, ди- одно-емкостной запоминающей ячейки 4 с разрядным ключом 5,развязывающих диодов 6 и 7, выделителя 9 частоты первой гармоники, удвоителя 10 частоты, счетного триггера 11 и элементов И 13 и 14 позволяет формировать выходное напряжение постоянного тока, пропорциональное максимальному значению входного напряжения за период. 2 ил. (/)

П П П

JZnгп гп г-| гп

П

П П П

П

П

ПП

П

-п

,

.2

П

П П .П п.

П

П П

л

Па

1