Интегрирующий преобразователь напряжения в код Советский патент 1988 года по МПК H03M1/52 

10

20

25

11410275

Изобретение относится к электроизмерительной технике и может быть использовано для создания высокоточных вольтметров постоянного тока. j Целью изобретения является повышение точности преобразования. I На фиг. 1 приведена структурная схема преобразователя; на фиг. 2 - функциональная схема одного из возможных вариантов реализации блока управления; на фиг. 3 - временная диаграмма его работы; на фиг. 4 - функциональная схема блока преобразования интервалов времени в код; на 15 |)иг. 5 - временная диаграмма его работы; на фиг. 6 - временная диаграм- 4а работы всего устройства; на |)иг. 7 - весовая функция.

Преобразователь (фиг.1) содержит люч 1, суммирующий интегратор 2, ключ 3, источник 4 положительного опорного напряжения, ключи 5 и 6 не гочник 7 отрицательного опорного напряжения, блоки сравнения 9-11, Злок 12 управления, источник 13 полоительного порогового напряжения, легочник 14 отрицательного порогового напряжения, блок 15 преобразования интервалов времени в код, ключ 16, ловторитель напряжения 17, токоогра- :шчивающие элементы (резисторы) 18 19, операционный усилитель 20, СЛЮЧИ 21 и 22, операционный усилитель 23, делитель напряжения 24, СЛЮЧ 25, повторитель напряжения 26, иакопительньй элемент (конденсатор) 27, ключ 28, источник 29 положительного образцового тока. I Функциональная схема блока 12 правления приведена на фиг. 2 и со- |1ержит делитель 30 частоты, двоично- )1есятичный счетчик 31 , конденсатор $2, мультиплексоры 33 и 34, элемен- ИЛИ 35 и 36, элементы И 37 и 38, Триггер 39, конденсатор 40, тригге- ы 41-43, конденсатор 44, элемент |1СЮ1ЮЧАЮи1ЕЕ ИЛИ 45, элемент задержки 46, триггер 47, элемент И 48.

Функциональная схема блока 15 пре- браз-ования интервалов времени в код |1риведена на фиг. 4 и содержит гене- |)атор 49 импульсов опорной частоты, Элементы И 50-53, реверсивные счет- Йики 54 и 55, элементы И 56 и 57, |1араллельные регистры 58 и 59.

Устройство осуществляет преобра- $ование конвейерньм способом за два равных и фиксированных по длительно30

40

45

50

55

с н п н

м

п п в

п ны и т и н н н с и п ж

н

и к с , р к т з ж м н дд ж о с т вы д ч

о п г т

сти цикла Тц Тц . /Алгоритм функционирования усфройства основан на использовании одновременного интегрирования входного и опорных напряжений за фиксированный интервал времени Т

01

Отрицательное опорное на0

0

5

5

0

0

5

0

5

пряжение - Ug в течение времени Т постоянно присутствует на третьем входе суммирующего интегратора 2.

Подключение и отключение +Uo2 происходит в вомент достижения выходным напряжением Ug(t) суммирующего интегратора 2 пороговых уровней и -и f соответственно. В результате на шестом выходе блока 12 управления формируются временные интервалы /зт . (фиг.6), По окончании интервала времени Т входное напряжение U и отрицательное опорное напряжение -Ug, о.тключаются от соответствующих входов.суммирукщего интегратора 2 к интегрируется только положительное опорное напряжение UQJ до момента равенства значений напряжен™ 54) Jn-i В результате форм-фуется интервал времени «ЗТ.

Далее происходит уточнение значения входного напряжения U.

В момент времени 1; во втором

измерительном тракте ключ 25 замыкается, а ключ 28 размыкается, вследствие чего выходное напряжение интегратора 2 усиливается с помощью опе- рационного усилителя 23 в Кд раз (К.- коэффициент деления делителя 24 напряжения) и запоминается на конденсаторе 27. Далее в момент времени t замыкается ключ 16 и выходное напряжение Uj5() суммирующего интегратора 2 уменьйГается до нуля. Интервал времени ид , соответствующий значению напряжения Uc формируется на одинна- ддатом выходе блока 12 управления в результате списывания этого напряжения до 1гулевого значения током .+ IQ от источнирса 29 положительного образцового тока (ключи 25,28 разомкнуты). Фиксация нулевого уровня осуществляет ся сравнивающим устройством 11. Повторитель 26 напряжения, обладающий высокт-1 входным сопротивлением, предотвращает разряд конденсатора 27 через делитель 24 напряжения.

Работа устройства во втором цикле отличается только противоположной полярностью напряжения U,, подаваемо-, го на пер/зый вход cyм глpyющeгo интегратора 2. Измененр е полярности

Ux осуществляется с помощью реверсивного переключателя (фиг.1), содержащего ключи 21 и 22, повторитель напряжения 17, операционный усилитель 20, резисторы 18 и 19. Операционный усилитель 20 и резисторы 18 и 19, имеющие одинаковые значения сопротивлений, образуют инвертирующий усилитель с единичным козффици- ентом усиления. Повторитель 17 напряжения обеспечивает высокое входное сопротивление устройства. Для инверсии знака Uj необходимо ключ 21 разомкнуть, а ключ 22 замкнуть. При замкнутом состоянии ключа 21 и разомкнутом состоянии ключа 22 знак Ujf сохраняется. Переключение полярности входного напряжения позволяет практически без потери информации об измеряемой величине реализовать для собственных шумов аналоговой части преобразователя весовую функцию (фиг.9), применение которой дает возможность исключить влияние напряжения смещения и его дрейфа на точность преобразования. Цифровой эквивалент N напряжения Uy можно получить путем преобразования информативных интервалов времени 4Т ., dTl ,JT,/jT2,/3e 1,4Й (см.временные диаграммы) в соответствующие коды N . , N|, Np Nj, Ng, Ng и последующего алгебраического суммирования этих кодов в блоке преобразования 15 интервалов времени в код:

,г IN IN .H-N .J-N ,H-j (Ng-N) , где j - коэффициент уЧитывакиций количество уточняемых с помощью второго измерительного тракта разрядов выходного кода.

Поскольку результат преобразования определяется суммой непримыкающих временных интервалов, то для исключения накопления погрешности квантования необходимо синхронизировать начало и конец каждого интервала (в нашем случае кроме /16 и д б опорной частотой fp. В преобразователе подобная синхронизация осуществляется путем подачи импульсов соответствующей частоты на входы стробирования сравнивающих устройств 9 и 10.

Рассмотрим работу блока 12 управления в соответствии с временными

10

15

20

25

30

35

40

45

50

той мультиплексора 33 и ЗА, на информационные входы этих мультиплексоров уровни логического нуля и логической единицы поданы таким образом, что на их прямых выходах воспроизводятся импульсные последовательности с периодом, равным длительности цикла измерения Ту и длительностью импульса равной: для мультиплексора 33 - длительности временного интервала TQ,, для второго мультиплексора -длительности временного интервала Т, (фиг.2 и фиг.З). Сигнал с прямого выхода мультиплексора 33 используется для управления работой ключей 1 и 6, а с инверсного выхода - для управления работой ключа 8. Импульсная последовательность с инверсного выхода второго мильтиплексора 34 управляет 1 работой ключа 16.

Управляющий сигнал для ключа 3 и информативные интервалы времени дТ,- поступают с прямого выхода первого 1К-триггера 41, а с его инверсного выхода управляется ключ 5, причем по 1-входу триггер 41 реагирует на передние фронты в импульсных последовательностях А и 1, а по К - входу- на передние фронты в последовательности Д (фиг.З). Сигнал управления ключом 22 получается при совпадении сигналов А 2 и К с последующей инверсией. Ключ 21 управляется импульсной последовательностью, являющейся результатом логического сложения сигналов А и K-j. Управление ключами .5 и 28 осуществляется с прямых выходов 1К-триггеров 47 и 42 соответственно, а результат совпадения сигналов с инверсных выходов триггеров 47 и 42 представляет собой информативные интервалы времени . Переключение по 1-входу 1К-триггера 47 и по К-входу 1К-триггера 42 происходит либо передним фронтом сигнала , с выхода сравнивающего устройства 10, либо передним фронтом последовательности А2 (фиг. 3). IK-триггер 47 по К-входу реагирует на передние фронты импульсов с инверсного выхода мультиплексора 34. 1К-триггер 42 по 1-входу реагирует на передний фронт сигнала с выхода сравнивающего устройства 11, Сигналы на первый и второй

диаграммами, приведенными на фиг. 3. управляющие входы блока преобразоватеИмпульсы с выхода делителя 30 часто- . ты поступают на вход двоично-десятичного счетчика 31, управляющего раболя 15 интервалов времени в код поступают соответственно .с прямого и инверсного выходов триггера 43, на Т-вход

5

0

5

0

5

0

5

0

той мультиплексора 33 и ЗА, на информационные входы этих мультиплексоров уровни логического нуля и логической единицы поданы таким образом, что на их прямых выходах воспроизводятся импульсные последовательности с периодом, равным длительности цикла измерения Ту и длительностью импульса равной: для мультиплексора 33 - длительности временного интервала TQ,, для второго мультиплексора -длительности временного интервала Т, (фиг.2 и фиг.З). Сигнал с прямого выхода мультиплексора 33 используется для управления работой ключей 1 и 6, а с инверсного выхода - для управления работой ключа 8. Импульсная последовательность с инверсного выхода второго мильтиплексора 34 управляет 1 работой ключа 16.

Управляющий сигнал для ключа 3 и информативные интервалы времени дТ,- поступают с прямого выхода первого 1К-триггера 41, а с его инверсного выхода управляется ключ 5, причем по 1-входу триггер 41 реагирует на передние фронты в импульсных последовательностях А и 1, а по К - входу- на передние фронты в последовательности Д (фиг.З). Сигнал управления ключом 22 получается при совпадении сигналов А 2 и К с последующей инверсией. Ключ 21 управляется импульсной последовательностью, являющейся результатом логического сложения сигналов А и K-j. Управление ключами .5 и 28 осуществляется с прямых выходов 1К-триггеров 47 и 42 соответственно, а результат совпадения сигналов с инверсных выходов триггеров 47 и 42 представляет собой информативные интервалы времени . Переключение по 1-входу 1К-триггера 47 и по К-входу 1К-триггера 42 происходит либо передним фронтом сигнала , с выхода сравнивающего устройства 10, либо передним фронтом последовательности А2 (фиг. 3). IK-триггер 47 по К-входу реагирует на передние фронты импульсов с инверсного выхода мультиплексора 34. 1К-триггер 42 по 1-входу реагирует на передний фронт сигнала с выхода сравнивающего устройства 11, Сигналы на первый и второй

управляющие входы блока преобразователя 15 интервалов времени в код поступают соответственно .с прямого и инверсного выходов триггера 43, на Т-вход

которого подана последовательность Bg с инверсного выхода мультиплексора 34. Импульсы Сброс формируются на выходе элемента А5 ИСКЛЮЧАЮЩЕЕ ИЛИ при каждом изменении логического уровня на прямом выходе триггера 43, С помощью конденсаторов 40, 42, 44 на прямых выходах триггеров 39, 43 и на кодовых выходах двоично-десятичного счетчика 31 в момент подачи питания устанавливается уровень логического нуля, что обеспечивает требуемую логику работы блока 12 управления в установившемся режиме.

Рассмотрим работу блока 15 в соответствии с временными диаграммами, приведенными на фиг. 7. Блок преобразования 15 интервалов времени в код содержит два аналогичных тракта,, используемых для получения соответственно старших и младших разрядов выходного кода. Оценка старших разрядов происходит следующим образом.

Импульсы опорной частоты fp поступают на вход Прямой счет первого реверсивного счетчика 54 при совпадении сигналов (по уровню логической единицы) на втором и третьем входах элемента U 50, на вход Обратный счет при совпадении сигналов на втором и третьем входах элементов U 51. Передним фронтом импульса, появляюсравнения соединен с общей шиной, вторые входы первого и второго бло I25 ков сравнения соединены с выходом источника положительного пороговог напряжения и выходом источника отр . цательного порогового напряжения с ответственно, выходы блока управл 30 с первого по девятый соединены,со ветственно, с управляющими входам первого, второго, третьего, четвер того, пято.го ключей и первым инфор мационным входом, входом Сброс,

щегося на выходе элемента U 57, в

результате совпадения сигналов на его 35 и вторым управляющими входами

входах информация с выхода первого

реверсивного счетчика 54 записываетблока преобразования интервалов мени в код, первые выходы которог

являются выходной шиной а второй выход соединен с четвертым входом 40 блока управления, отличающ с я тем, что, с целью повышения точности, в него введены шестой, седьмой, восьмой, девятый и десяты ключи, первый и второй повторители

ся в первьй регистр 58, после чего счетчик 54 вершиной этого же импульса устанавливается в ноль (фиг. 4 и фиг. 5). Процесс обновления информа ции на выходе регистра 58 происходит с периодом, равным двум циклам измерения. Оценка младших разрядов выход75

Формула

изобретения

1. Интегрирующий преобразователь напряжения в код, содержащий первый ключ, информационньй вход которого является входной шиной, суммирующий интегратор, первьй вход которого соединен через второй ключ с выходом

источника положительного опорного напряжения и через третий ключ с общей шиной, второй вход - через четвертый ключ с выходом источника отри-, цательного опорного напряжения и через пятый ключ - с общей шиной, выход суммирующе го интегратора подключен к первым входам первого и второго блоков сравнения, выходы первого, второго и третьего блоков сравнения

соединены с первым, вторым и третьим входами блока управления соответственно, первый вход третьего блока

сравнения соединен с общей шиной, а вторые входы первого и второго бло 25 ков сравнения соединены с выходом . источника положительного порогового напряжения и выходом источника отри- . цательного порогового напряжения соответственно, выходы блока управления 30 с первого по девятый соединены,соответственно, с управляющими входами первого, второго, третьего, четвертого, пято.го ключей и первым информационным входом, входом Сброс, перблока преобразования интервалов времени в код, первые выходы которого

являются выходной шиной а второй выход соединен с четвертым входом блока управления, отличающий- с я тем, что, с целью повышения точности, в него введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители

Изобретение относится к области электроизмерительной техники и может быть использовано для создания высокоточных вольтметров постоянного тока. Цель изобретения - повышение точности. Поставленная цель достигается тем, что в известный интегрирующий преобразователь напряжения в код введены шестой, седьмой, восьмой, девятый и десятый ключи, первый и второй повторители напряжения, первый и второй операционные усилители, пер- вьй и второй резисторы, делитель напряжения, конденсатор, источник жительного образцового тока, причем четвертый и пятый входы суммирующего интегратора соединены соответственно со входом и выходом шестого ключа, выход первого ключа через первый повторитель напряжения и последовательно соединенные первый и второй резисторы связан с первым входом суммирующего интегратора. Инвертирующий вход и выход первого операционного усилителя подключены соответственно к общей точке первого и второго резисторов и точке соединения второго резистора и первого входа суммирующего интегратора, выход первого ключа связан через седьмой ключ с неинвертирующим входом первого операционного усилителя и входом восьмого ключа, выход которого соединен с общей шиной, Неинвертирующий и инвертирующий входы второго операционного усилителя подключены к выходу суммирующего интегратора и выходу делителя напряжения : соответственно, а выход второго операционного усилителя через девятый ключ связан с входом второго повторителя напряжения, первой обкладкой конденсатора, входом десятого ключа, выходом источника положительного обг разцового тока и первым входом третьего сравнивающего устройства, выход десятого ключа и вторая обкладка конденсатора соединены с общей шиной, десятьй выход устройства управления, подключен к объединенным входам стро- бирования первого и второго сравнивающих устройств. Выходы устройства управления с одиннадцатого по шестнадцатый связаны с вторьм информационным входом преобразователя интервалов времени в код и входами управления шестого, седьмого, восьмого, девятого и десятого ключей соответственно. 2 з.п. ф-лы, 7 ил. (Л ND СД

но го кода происходит во стором тракте .45 напряжения, первый и второй операаналогичным образом.

Повышение точности преобразования достигается в устройстве за счет исключения аддитивной составляющей погрешности, обусловленной влиянием напряжения смещения и его дрейфа, а также исключением всех других аддитивных составляющих погрешности, источники которых одинаково проявляют себя в первом и втором циклах (смещение -порогов срабатывания схем сравнения, недоразряд ко оденсаторов С4 и (...If и т.д.).

ционные усилители, первый и второй токоограничивающие элементы, делитель напряжения, накопительный элемент, источник положительного образ50 цового тока,причем третий вход суммирую- щего интегратора соединен через шестой ключ с его выходом, выход первого ключа через первьй повторитель . напряжения и последовательно соеди55 ненные первьй и второй токоограничивающие элементы с четвертым входом суммирующего интегратора, инвертирую- щий вход и выход первого операционного усилителя подключены соответственно к точке соединения первого и второго токоограничивающих элeмeнтoв к четвертому входу суммирующего интегратора, выход первого ключа соединен через седьмой ключ с неинвертирующим входом первого операционного усилителя и информационным входом

10

20

25

иен с общей шиной, неинвертирующий вход второго операционного усилителя подключен к выходу суммирующего интегратора, а инвертирующий вход - к выходу делителя напряжения, выход второго операционного усилителя через 15 девятьй ключ соединен с входом второго повторителя напряжения, первым входом накопительного элемента, информационным входом десятого ключа, объединен с выходом источника положительного образцового тока и соединен с вторым входом третьего блока сравнения, выход десятого ключа и второй вход накопительного элемента соединены с общей шиной, есятый выход блока управления подключен к входам стробиро ания первого и второго блоков сравнения, выходы блока управления с одиннадцатого по шестнадцатьм соединены с вторым информационным входом блока преобразования интервалов времени в код и управлякщими входами шестого, седьмого, восьмого,-девятого и десятого ключей соответственно, выход второго повторителя напряжения подключен к входу делителя напряжения.

30

35

рах, трех элементах И, двух элементах g которого является тринадцатым выходом ИЛИ, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, эле- блока, и второму выходу первого эле-г

менте задержки и трех конденсаторах, причем вход делителя частоты является четвертым входом и десятым выходом блока, а выход подключен к динамическому счетному входу двоично-десятичного счетчика,вход сброса счетчика через первьй конденсатор соединен с общей шиной, а его выходы подключены к соответствующим адресным входам первого и второго мультиплексоров, причем информационные входы первого мультиплексора с первого по седьмой являются шинами логической единицы.

0

0

25

5

а восьмой, девятый и десятьй входы являются шинами логического нуля, информационные входы второго мультиплексора с первого по девятьй являются шинами логической единицы, а десятьй вход - шиной логического нуля, инверсный выход первого мультиплексора является пятым выходом блока, прямой выход является первым и четвертым выходами блока и подключен к первому входу первого элемента ИЛИ, инверсному входу второго элемента ИЛИ, первому входу первого элемента И, инверсному входу второго элемента И и Т-входу первого счетного триггера, инверсньй R-вход которого через второй конденсатор соединен с общей шиной, причем второй вход первого элемента ИЖ, точка соединения прямого входа второго элемента И и прямого динамического К-входа первого 1К-триггера, прямой динамический I- вход второго 1К-триггера являются соответственно первым, вторым и третьим входами блока, выход первого элемента ИЛИ соединен с прямым динамическим 1-входом первого 1К-тригге- ра, инверсный выход которого является третьим выходом блока, а прямой выход является вторым и шестым выходами блока, инверсньй К-вход второго счетчика триггера через третий конденсатор подключен к общей шине, инверсньй выход является девятым выходом блока, прямой выход является восьмым выходом блока и соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и через элемент задержки соеди- 40 нен с вторым входом элемента ИСКЛЮЧА- ЮЩЕЕ ИЛИ, выход котрого является седьмым выходом блока, выход первого счетного триггера подключен к прямому входу второго элемента ИЛИ, выход

30

35

0

5

мента И, инверсньй выход которого является четырнадцатым выходом блока, инверсньй выход второго мультиплексора является двенадцатым выходом блока, соединен с прямым динамическим Т-входом второго счетного триггера и прямьм динамическим К-входом третьего 1К-триггера, выход второго элемента И подключен к прямому динамическому 1-входу третьего 1К-триггера и прямому динамическому К-входу второго 1К-триггера, причем прямые выходы второго и третьего 1К-триггеров

является одиннадцатым выходом блока.

и Обратный счет второго реверсивного счетчика, третий вход первого g элемента И является первым управляюI 3. Преобразователь по п.1, о т т пичающийся тем, что блок преобразования интервалов времени в сод выполнен на генераторе импульсов опорной частоты, шести элементах И, 5вух реверсивных счетчиках и двух параллельных регистрах, причем выход

914Т027510

|являются соответственно пятнадцатымветственно к входам Прямой счет

|и шестнадцатым выходами блока, а их (Инверсные выходы подключены к входам третьего элемента И, выход которого

щим входом блока, соединен с третьим входом четвертого элемента И и первым входом пятого элемента И, третий вход второго элемента И является вто- 10 рым управляющим входом блока, соединен с третьим входом третьего элемента и первым входом шестого элемента И, вторые входы пятого и шестого

, ... элементов И являются шиной Сброс

генератора импульсов опорной частоты 15 блока, выход пятого элемента И соеди- является вторым выходом блока и под-нен с входом сброса первого реверключен к первым входам первого, .вто-сивного счетчика и прямым динамирого, третьего и четвертого элемен-ческим входом Запись информации

гов И, вторые входы первого и второ-первого параллельного регистра, вы о элементов И являются первым йнфор- 20 ход шестого элемента И подключен к иационным входом блока, а выходывходу сброса второго реверсивного

счетчика и прямому динамическому вхо-. ду Запись информации второго1т рал- лельного регистра, причем выходы первого и второго реверсивных счетчиков соединены с информационными входами первого и второго параллельных регистров соотвественно, вьтходы которых являются первым выходом блока.

первого и второго элементов И соединены соответственно с входами Пря- чой счет и Обратный счет первого |еверсивного счетчика, вторые входы третьего и четвертого элементов И :вляются вторым информационным входом блока, а выходы третьего и чет- ер того элементов И подключены соотL.

fuf.1

и Обратный счет второго реверсивного счетчика, третий вход первого g элемента И является первым управляюветственно к входам Прямой счет

Cfftpen

.3 ППППП ППОПП ЛПППП,,

г5

I

A3

5

лгз

ff5

Ж

J

1

I

ft

IlliJJ

JL

n.

Т-Г

tTiЛГ,jTi TtfTt

. пТГпГ пТТпГ пТГг .,

1

(Уиг7