Ключевой стабилизатор постоянного напряжения Советский патент 1988 года по МПК G05F1/569 

О-СЗ-,

оrurijiГЮШл

Изобретение относится к электротехнике, радиоэлектронной аппаратуре : Цель изобретения - повьшение надежности и КПД.

На чертеже приведена схема устройства.

Стабилизатор содержит регулирующий элемент 1, выполненньтй на силовом 2 и усилительном 3 транзисторах, причем эмиттер силового транзистора

2соединен с входным выходом питания, Коллектор .через времязадающий сумматор 4 - с базой усилительного транзистора 3j коллектор которого соеди- иен с базой силового транзистора 2 и через первый резистор 5 с общей ии- ной, а база усилительного транзистора

3подключена к управляющему входу регулирующего элемента 1 и через второй

резистор к коллектору транзистора 7 обратной связи, эмиттер которого подключен к выходу источника 8 опорного |напряжения, а база - к выходу делителя 9 выходного, напряжения, DLC-фильтр на диоде 10, дросселе 11 и конденсаторе 12 входом соединен с коллектором силового транзистора 2 режущего элемента 1, а второй с вькодными выводами транзистор 13 защиты базой подключен через параллельно соединенные стабилизатор 14 и конденсатор 15 к общей шине, а через третий резистор 16 с входным выводом, коллектор тран зистора 13 защиты подключен к управляющему входу регулирзпощего элемента 1, а эмиттер через фотоизлучатель 17 тиристорного оптрона 18 - к выходу делителя выходного напряжения, фотоприемник 19 тиристорного оптрона 17 включен между зд равляющим входом регулирующего элемента и общей ляиной, эмиттер усилительного тиристора 3 ре- .гулирующего элемента 1 через четвертый резистор 20 соединен с одним из вьгоодов для подключения дополнительного источника, другой вывод которого соединен с входным выводом.

Ключевой стабилизатор постоянного напряжения работает следующим образом.

При нормальной работе транзистор 13 закрыт, так как к эмиттерному переходу последнего приложено запирающее напряжение,При нормальной работе ключе вой режим стабилизатора обеспечивается временем заряда и разряда конденсатора 4. Время разряда конденсатора

JQ

ц;

jg

5 о

5

0

5

4 регулируется транзистором 7 обратной связи.

Уменьшение входного напряжения вызывает отпирание регулирующего элемента 1 и запирание транзистора 7 связи, а при увеличении входного напряжений происходит обратный процесс.

При перегрузке по входному току уменьшается выходное напряжение стабилизатора, так как нарушается режим стабилизации. Уменьшается потенциал базы транзистора 7 относительно общей шиныо Когда этот потенциал станет меньше напряжения стабилитрона 14, на переходе база-эмиттер транзис тора 13 защиты происходит смена полярности, транзистор 13 открывается и начинает протекать ток по следующей цепи: плюс основного и дополнительного входов устройства, эмиттер- ные переходы транзисторов 2 и 3, коллектор-эмиттер транзистора 13, фо- тоизлучатель отраженного тиристора 18, нижнее плечо делителя 9 выходного напряжения, общая шина.

При этом открьгаается транзистор 3 и закрывается силовой транзистор 2 регулирующего элемента 1, прекращается генерация ключевого стабилизатора и выходное напряжение уменьшается. Одновременно срабатьшает тирис- торный фотоприемник, подав ая усили- телю транзистора 3 регулирующего эле- мента 1 открьгеающее напряжение, последний полностью открьгеается, закрывая тем самым силовой транзистор 2, Рассеиваемая мощность на регулирующем элементе 1 стремится к нулю, так как напряжение на выходе равно нулю, а ток нагрузки не протекает. I

Повторные включения осуществляются снятием и подачей пита яцего напряжения ,

Формула изобретения

Ключевой стабилизатор постоянного напряжения, содержащий последовательно включенные в силовую шину регулирующий элемент и DLC-фильтр, причем регулирунярШ элемент вьшолнен на силовом, усилительном транзисторах и времязадакядем конденсаторе, эмиттер сипового транзистора соединен с входным выводом, коллектор с входом DLC- фильтра и первым выводом времязадаю- щего конденсатора, а база - с коллекг тором усилительного транзистора и

3U2222

через первьтй резистор с общей шиной, база усилительного транзистора является управляющим входом указанного регулирующего элемента и через второй резистор соединена с коллектором транзистора усилителя обратной связи, база которого подключена к выходу делителя входного напряжения, а эмиттер к выходу источника опорного на- vio пряжения, транзистор защиты, база которого подключена через третий резистор к входному вьгаоду и через параллельно соединенные стабилитрон и конденсатор к общей шине, а коллек- 15 тор - к управляющему входу регулирующего элемента, отличающий- с я тем, что, с целью повышения надежности и КПД, в него введены опто4электронный тиристор, четвертый резистор и выводы для подключения дополнительного источника питания, причем эмиттер транзистора защиты через фотоизлучатель оптоэлектронного тиристора соединен с выходом делителя выходного напряжения, фотоприемник оптоэлектронного тиристора включен между управляющим входом регулирующего элемента и общей шиной, а второй вьгаод времязадающего конденсатора соединен с базой усилительного транзистора, эмиттер которого через четвертый резистор соединен с одним из вьгаодов для подключения дополнительного источника питания, другой вьгоод которого соединен с входным вьгеодом.

Изобретение относится к электротехнике и может найти применение в устройствах электропитания радиоэлектронной аппаратуры. Цель изобретения - повьшение надежности и КПД путем более полного запирания регулирующего элемента. Стабилизатор содержит ре- гулируняций элемент 1 на сигювом транзисторе 2, включенном последователь го но с DLC-фильтром в силовую шину. Усилительный транзистор 3 регулирующего элемента 1 эмиттером связан с введенным дополнительным источником, коллектором - с базой силового транзистора 2, .а базой - через введенный оптоэлектронный тиристор 18 с общей шиной, выходом усилителя обратной связи на транзисторе 7 и коллектором защитного транзистора 13,,в цепь которого включен фотоизлучатель. При перегрузке по току.уменьшается выходное напряжение и срабатывает транзистор 13 защиты. Это приводит к срабатыванию оптоэлектронного тиристора 18, что полностью открывает усилительный транзистор 3, силовой транзистор 2 закрывается и удерживается в закрытом состоянии дополнительным источником питания. Повторное включение осуществляется снятием и подачей входных напряжений питания. 1 ил. а ,Й