Преобразователь угла поворота вала в код Советский патент 1989 года по МПК H03M1/48 H03M1/64 

Изобретение относится к автоматике и вычислительной технике, а именно к преобразователям угла поворота вала в код.

Цель изобретения - повышение точности преобразователя угла поворота вала в код - достигается путем исключения динамической погрешности, пропорциональной скорости вращения вала СКДУ и снижения погрешности,вызванной разностью коэффициентов передачи аналоговых блоков, поскольку работает данньй преобразователь с цифровьми сигналами.

На фиг.1 приведена структурная схема преобразователя угла поворота вала в код; на фиг.2 - структурная схема варианта реализации блока синхронизации; на фиг.З - временные ди- аграммы, поясняющие работу устройства.

Преобразователь угла поворота вал в код содержит синусно-конусный. датчик 1 угла (СКДУ), постоянное запо- минающее устройство 2 (ПЗУ), цифро- аналоговые преобразователи 3, 4 (ЦАП аналоговый сз матор 5, реверсивный счетчик 6, ключи 7, 8, элемент 9 ИС

10

20

518612

,ного кода. Затем осуществляется обработка рассогласования в m младших разрядах контуром точной обработки рассогласования с учетом п старших разрядов (блоки 6, 18 - 20, 23). В результате на вькодах блока 19 суммирования формируется выходной код k п + т. Отработка рассогласования выходного кода и угла поворота СКДУ 1 осуществляется по управляющим сигналам блока 21 синхронизации.

Принцип действия ПЗУ 29 блока 21 синхронизации поясняется его таблицей соответствия.

Частота следования импульсов на выходе генератора 28 импульсов блока 21 синхронизации связана с частотой f.

15

опорного напряжения соотношением f... 2 - „.. (1)

ГЦ

. on

где I - количество разрядов двоичного счетчика 27, причем для обозначения точности синхронизации начальных фаз опорного напряжения и сигнала на выходе третьего разряда двоичного счетчика 27, считая старший разряд первым.

Коэффициент делителя 25 частоты

Изобретение относится к автома тике и вычислительной технике. ИзобI ретеиие позволяет повысить точность ;преобразования угла поворота вала в , код. В преобразователь угла поворота в код, содержащий синусно-косинусный датчик угла (СКДУ), источник опорного напряжения, два ключа, ПЗУ, два перемножающих ЦАП, аналоговый сумматор, реверсивньй счетчик, введены блок синхронизации, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, блок вьгчитания, блок суммирования, два регистра, компаратор, преобразователь код-частота, преобразователь напряжение - код, инвертор, два ключа, интегратор и устройство выборки и хранения (УВХ). Выходной код преобразователя разбивается на две группы разрядов. Рассогласование в п Старших разрядах обрабатывается в контуре, образованном ПЗУ, перемножакицими ЦАП, аналоговым сумматором, ключами, интегратором, УВХ, инвертором. Рассогласование в m младших разрядах с учетом п старших разрядов обрабатывается в контуре, образованном реверсивным счетчиком, преобразователем код - частота, регистрами, блоком суммирования и блоком вычитания. Блок суммирования обеспечивает коррекцию выходного кода в зависимости от скорости вращения вала СКДУ, первый регистр обеспечивает независимость частоты обновления выходной информации преобразователя от времени установления напряжения на выходе ЦАП, устройство выборки - хранения исключает влияние на точность преобразования изменений коэффициента трансформации СКДУ, а первый и второй ключи обеспечивают уменьшение погрешности преобразования от разности коэффициентов передачи ЦАП. 1 з.п. ф-лы, 3 ил.,1 табл. S 9д

35

рем. Таким образом, установка исход ного состояния счетчика 27 происход каждые четыре периода опорного напряжения, а изменение состояния вхо дов ПЗУ .29 блока 21 синхронизации

40

КПЮЧАЮЩЕЕ ИПИ, устройство 10 выборки jQ блока 21 синхронизации равен четы- и хранения (УВХ), ключи 11, 12, инвертор 13, интегратор 14, преобразователь 15 напряжение - Код (ПНК), блок 16 вычитания, регистры 17, 18, блок 19 суммирования, преобразователь

20код - частота (ПКЧ), блок 21 синхронизации, компаратор 22 и элемент 23 ИСКЛЮЧАЮЩЕЕ ИЛИ.

Блок 21 синхронизации содержит усилитель-ограничитель 24, делитель 25 частоты, одновибратор 26, дваич- ный счетчик 27, генератор 28 импульсов, постоянное запоминающее устройство 29 (ПЗУ), одновибраторы 30 -32. - На диаграммах фиг.З позициями 33, 34 обозначены входной сигнал блока

21синхронизации и выходной сигнал аналогового сумматора 5, а позициями о - - сигналы на соответствующих выходах блока 21 синхронизации.

Алгоритм работы преобразователя эквивалентен алгоритму работы преобразователя-прототипа. Выходной код преобразователя разбивается на две группы - и старших разрядов образуют контур грубой обработки рассогласования (блоки 2-5,7-15), код которого сравнивается блоком 16 вычитания с m младшими разрядами выходпроисходить восемь раз за Период опорного напряжения.

Преобразователь угла поворота ва ла в код работает следующим образом

В начале очередного цикла преобразования исходное установившееся состояние блоков следующее: в регис 17 записан код угла поворота вала СКДУ 1 (оО, представленный на перво 45 группе выходов блока 19 суммировани в регистр 18 - код с выходов блока 16 вычитания, на выходе УВХ 10 действует напряжение, записанное с вьпх да аналогового сумматора 5. Исходно состояние двоичного счетчика 27 ну50

55

левое, а состояние выходов реверсив ного счетчика 6 соответствует коду угла поворота оС .

Цикл преобразования начинается в момент, перехода из области отрицательных в область положительных, зна чений опорного напряжения (фиг.З). В этот момент состояние блоков - ис ходное, согласно таблице на первом

рем. Таким образом, установка исходного состояния счетчика 27 происходит каждые четыре периода опорного напряжения, а изменение состояния входов ПЗУ .29 блока 21 синхронизации

блока 21 синхронизации равен четы-

происходить восемь раз за Период опорного напряжения.

Преобразователь угла поворота вала в код работает следующим образом.

В начале очередного цикла преобразования исходное установившееся состояние блоков следующее: в регистр 17 записан код угла поворота вала СКДУ 1 (оО, представленный на первой группе выходов блока 19 суммирования, в регистр 18 - код с выходов блока 16 вычитания, на выходе УВХ 10 действует напряжение, записанное с вьпхо- да аналогового сумматора 5. Исходное состояние двоичного счетчика 27 ну

левое, а состояние выходов реверсивного счетчика 6 соответствует коду угла поворота оС .

Цикл преобразования начинается в момент, перехода из области отрицательных в область положительных, значений опорного напряжения (фиг.З). В этот момент состояние блоков - исходное, согласно таблице на первом а,

четвертом i и седьмом ж выходах блока 21 синхронизации (фиг.2) действует потенциал логической единицы, а на остальных выходах блока 21 синхронизации - потенциал логического, нуля. На вь1ходе синусной обмотки СКДУ 1 действует напряжение переменного тока, амплитуда которого пропорциональна синусу угла поворота вала СКДУ 1

и и.

5

де и

К sin oi

sincot, (2)

и

m

on

К

сигнал на выходе синусной

обмотки СКДУ;

амплитуда опорного напряжения ;

коэффициент трансформации

СКДУ 1;

круговая частота опорного

напряжения,

на выходе косинусной обмотки дейтвует напряжение

Т СО

К,

cosoi.- sinco t.

(3)

Таким образом, на вькоде аналогового сумматора 5 формируется напряжение переменного тока , амплитуда кото- 25 рого пропорциональна величина рассогласования меяоду углом oi и кодом п старших разрядов выходного кода первого регистра 17.

Ключ 12 разомкнут во время действия потенциала логического нуля на пятом выходе J блока 21 синхронизации, а ключ 11 замкнут на время действия потенциала логической единицы на четвертом г выходе блока 21 син30

Ion тр

По потенциалу логической единицы на управляющих входах ключей 7, 8 выход синусной обмотки СКДУ 1 подключается к аналоговому входу первого перемножающего ЦАП 3, а выход косинусной - к аналоговому входу второго перемножающего ЦАП 4.

Во время действия потенциала логической единицы на седьмом выходе ж

блока 21 синхронизации число L,,пред- g хронизации, выходной сигнал сумма- ставленное 1-разрядным кодом, на пер- тора 5 поступает на вход интеграто- вой группе выходов ПЗУ 2 связано с ра 14.

числом N, представленным п-разряд- После четвертого изменения состояния входов ПЗУ 29 блока 21 синхро- 40 низации на пятом а выходе блока 21 синхронизации появляется потенциал логической единицы, а на четвертом 1 - логического нуля (см.таблицу). В этот момент ключ 12 замыкается, ключ П 45 размыкается, выходной сигнал сумматора 5 через инвертор 13 поступает на вход интегратора 14.

После восьмого изменения состояния входов ПЗУ 29 блока 21 синхрониным кодом на входах ПЗУ 2, следующим соотнощением

L. (2 - 1) cos

(Р N),

(4)

а число LX

ПЗУ 2 связано нием

J

на второй группе выходов с числом N соотношеL, (2 -1) sin

(iJ N +n

(5)

Bo

время действия потенциала логического нуля на седьмом выходе ж бло- 50 ии на восьмом (Ч-) выходе блока 21 ка 2 синхронизации число L, опре- синхронизации появляется потенциал деляется соотношениемлогической единицы, на втором () и

седьмом (ж) - потенциал логического нуля, а на первом (а) по-прежнему gg действует потенциал логической единицы (см.таблицу). В этот момент старший (знаковый) разряд кода, поступающего на цифровые -входы первого .перемножающего ЦАП 3, инвертируется

Ч

(2

-1) sin ( N + ТГ), (6) а число L. - соотношением

f2 2

Lj

(2 -1) cos (р N),

(7)

В исходном состоянии двоичного счетчика 27 блока 21 синхронизации на выходе первого перемножающего ЦАП 3 действует сигнал

g

и, и,, cos (, (8)

ЦАП

на выходе второго перемножающего 4 - сигнал .

U4 и, sin (fl N ТГ),

(9)

а на выходе сумматора

J

и иэ-ни,и„ к

с

2liU

сигнал

гр 2

sin(i-- N) sincot.(10)

Для упрощения выражений (8), (9) и (10) коэффициенты передачи перемножающих ЦАП 3 и 4 приняты равными.

Таким образом, на вькоде аналогового сумматора 5 формируется напряжение переменного тока , амплитуда кото- рого пропорциональна величина рассогласования меяоду углом oi и кодом п старших разрядов выходного кода первого регистра 17.

Ключ 12 разомкнут во время действия потенциала логического нуля на пятом выходе J блока 21 синхронизации, а ключ 11 замкнут на время действия потенциала логической единицы на четвертом г выходе блока 21 син

ронизации, выходной сигнал сумма- тора 5 поступает на вход интеграто- а 14.

элементом ИСКЛЮЧАКЯЦЕЕ ИЛИ, и число. L, представленное соотношением (6) на цифровых входах первого перемножающего ЦДЛ 3, принимает вид

L () sin (-N), (11)

выходной сигнал первого перемножающего ЦАП

2 h - 2 N), (12)

второго перемножающего ЦАП 4 - вид

3 и Ug 2-|Р sin (Ю,

U4

и

е --1- cos (pN), (13)

выходной сигнал сумматора 5 . (1-11

и и, + U4 и,

2

П1

on

COS (ot- N) sincot.

(lA)

После десятого изменения состояния входов ПЗУ 29 блока 21 синхронизации на третьем выходе ПЗУ 29 блока 2 синхронизации появляется потенциал логической единицы (см.таблицу), по фронту которого на выходе одновиб- ратора 31 появляется короткий импульс напряжения, и в УВХ 10 записывается амплитуда выходного сумматора 5.

Длительность импульса напряжения на выходе одновибратора 31 равна апертурному времени УВХ 10.

Так как/число N представлено п старшими разрядами кода угла поворота вала СКДУ 1 (согласно условиям исходного состояния блоков), то

2fr .. , 2Й N«csi-,

и напряжение на выходе УВХ IО по окончании действия импульса напряжения на входе управления УВХ IО принижает

вид

тт - ( .. йвУ 27

k.,

(15)

on трПосле одиннадцатого изменения сое- тояния входов ПЗУ 29 блока 21 синхронизации на всех выходах блока 21 синхронизации устанавливается потенциал логического нуля (см.таблицу), и ключи 7, 8 обеспечивают подключение выходов синусной и косинусной обмоток к аналоговым входам перемножающих ЦАП 4 и 3 соответственно.

Входной код первого перемножающего ЦДЛ 3 принимает вид выражения (6), второго перемножающего ЦАЛ 4 - вид выражения (7), выходной сигнал сумматора 5 - вид выражения (10).

После двенадцатого изменения состояния входов ПЗУ 29 блока 21 синхронизации (см.таблицу) на пятом (о-) вы- ходе блока 21 синхронизации появляется потенциал логической единицы,ключ 12 замыкается и выходной сигнал сумматора 5 через инвертор 13 поступает на вход интегратора 14.

После шестнадцатого изменения состояния входов ПЗУ 29 блока 2 синхронизации на пятом (а) выходе блока 21 синхронизации появляется потенциал логического нуля, а на четвертом (2) логической единицы, размыкается ключ 12, замыкается ключ П и выходной сигнал сумматора 5 поступает на вход интегратора 14.

После двадцатого изменения состояния входов ПЗУ 29 блока 21 синхронизации на четвертом (г) выходе блока 21 синхронизации устанавливается потенциал логического нуля (см.таблицу) и ключ 11 размыкается.

Таким образом, после двадцатого изменения состояния входов ПЗУ 29 блока 21 синхронизации на выходе интегратора 14 сформирован сигнал вида

т/2

0

0

(16)

где о - постоянная времени интегратора 14, а пределы интегрирования определены с учетом выражения (1) и таблицы

ПНК 15 за время от двадцатого до двадцать пятого изменения состояния входов ПЗУ 29 блока 21 синхронизации преобразует этот сигнал в i-раз- рядный код, используя в качестве опорного выходной сигнал УВХ 10,.

Число 1 контура грубой обработки рассогласования, представленное кодом на выходах ПНК ,15, имеет вид л

т 7 V

- ч . и

2 cot

UjjtJT

ЧбУ

(17)

5

где k, коэффициент преобразования ПНК 15. Подставив в выражение (17) соотношения (16) и (15), получим j

1, I, sin (ot- N). (18)

После двадцать пятого изменения состояния входов ПЗУ 29 блока 21 синхронизации на втором выходе (S) ПЗУ 29 блока 21 синхронизации появляется потенциал логической единицы (таблица), по фронту которого на выходе одновибратора 30 появляется короткий импульс напряжения, синхронизирующий запись в регистр 18 кода с выходов блока 16.

По спаду этого и шyльca на выходе одновибратора 32 появляется короткий импульс напряжения, синхронизирующий запись в регистр 17 кода с первой группы выходов блока 19 суммирования и осуществляющий сброс интегратора 14.

Число Ij, представленное i-раз- рядным кодом точного контура обработки рассогласования на выходах блока 16, и числа М и I, , представленные тгразрядным и i-разрядным кодами на входах первой и второй групп блока 16 сортветственно, связаны соотноще- нием.

14

I, - М,

(19)

причем число k, представленное k- разрядным кодом на первой группе выходов блока 19, число 1 и число k представленное k-разрядным кодом на выходе реверсивного счетчика 6, связаны соотношением

k, I

2

(20)

а число k, представленное k-pas- рядным кодом на выходах второй груп- 19, и числа k, и Ij соотпы блока ношением

k k, + А. 1, (21) где А - постоянный коэффициент.

Так как числа М и N представлены младшими и старшими соответственно разрядами числа k-, то

2 П2 П

2п N + М k

2

2

(22)

Подставив в выражение (19) соотношение (18), получим

|{г и- N) - М. (23)

2-яТак как о. -7; N (по условиям исходного состояния блоков), то выражение (23) преобразуется к виду

2

21Г

Ij-oi- 2 2

(24)

.

4518618

и с учетом выражения (22)

2 2- , 2 к ij - ос - 2 2

10

15

20

(25)

Таким образом, число 1 представляет собой величину, пропорциональную рассогласованию между углом oi и числом kj. Так как число k представлено кодом угла oiL (по условиям исходного состояния блоков), то 1 0, импульсы напряжения на выходе ПКЧ 20 отсутствуют, реверсивньш счетчик 6 не меняет своего состояния и согласно выражениям (20) и (21) k, . Однако число 1 в соответствии с выражением (18), а следовательно, и число 1 могут принять нулевое значеZ lTние и при й Ncrei.t ii . В этом случае

напряжение на выходе УВХ 10 примет

видр

Uu. - --т-- и. . k

Убк - 2 )

25 и на выходе компаратора 22 появится потенциал логической единицы.

По потенциалу логической единицы на втором входе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 сигнал с выхода

30 старшего разряда второй группы выходов блока 19 инвертируется, и выходной код преобразователя изменяется так, что

35

21Г , , 21Г 3

Цикл преобразования заканчивается после тридцать первого изменения состояния входов ПЗУ 29 блока 21 синхронизации.

д В конце четвертого периода опорного напряжения при переходе последним нулевого значения из области отрицательных в область положительных значений на выходе делителя 25 частоты

g появляется потенциал логической единицы, по фронту которого на выходе одновибратора 26 появляется короткий импульс напряжения, осуществляющий установку двоичного счетчика 21 в

Q исходное состояние, Длительность импульса напряжения на выходе одновибратора 26 установлена меньшей периода следования импульсов на выходе генератора 28 импульсов.

5 Р появлении рассогласования между углом Л и кодом, записанным в регистр 17, согласно выражению (25), число Ig принимает значение, отличное от нулевого.

Код модуля числа 1, поданный на вход ПКЧ 20, вызьшает появление на выходе последнего импульсов напряжения с частотой следования

f - ,„,ч

пкч 4

Реверсивный счетчик 6 изменяет свое состояние в сторону увеличения

k (в

ти от состояния знакового разряда - числа 1) по каждому фронту импульсов напряжения с выхода ПКЧ 20. Это происходит до тех пор, пока вновь не будет достигнуто равенство нулю числа 1,, что соответствует согласованию угла разворота вала СКДУ 1 с выходным кодом преобразователя. Количество разрядов выходного кода k определяется заданной разрешакяцей способностью преобразователя угла поворота вала в код (например, k 14),

Количество выходов 1 первой и второй групп.выходов ПЗУ 2 определяется

или уменьшения числа к |,в зависимое--ю тавляющую погрешность, пропорциональную скорости вращения вала СКДУ 1. Так, при движении вала СКДУ 1 с пбс- тоянной скоростью число I,., 0 и представляет собой код скорости. Подобрав

15 коэффициент пропорциональности А (см. (21)), можно полностью компенсировать погрешность выходного кода k устройства.

Таким образом, в отличие от уст-

20 ройства-прототипа выходной код описываемого преобразователя не содержит погрешности, пропорциональной скорости вращения вала СКДУ 1„

Для компенсации погрешности преразрядностью перемножающих ЦАП 3 и 4. 25 образователя, пропорциональной скоКоличество п выходов старших разря- рости изменения «i , необходимо полу- дов регистра 17 зависит от заданной чить точное значение этой скорости - погрешности линеаризации синусной за- числа Ij, а следовательно, и числа висимости величины рассогласования I, (см. (19)). Основная погрешность между углом Ы. и числом k и определя- ЗО измерения скорости изменения oL в

ется исходя из следующих условий. Погрешность линеаризации

й,,„ . /6 - sine/- I (рад)/

где 0 - величина рассогласования между углом ос и числом k.

В установившемся состоянии максимальная величина рассогласования между углом и его п-разрядным кодом

2/V.

2

Тогда При заданной погрешности линеаризации

2

lod,(-) +

п ,.н

3

п

Например, приДд(ц 1,25угл.сек 8. .

«ин

Примем, например, . Поскольку k п + т, то для п 10 m 4.

Количество выходных разрядов ПНК 15 определяется исходя из заданного динамического диапазона преобразователя угла поворота вала в код.

Электронная следящая система, входящая в состав предлагаемого преоб4

разователя, как и у устройства-прототипа, имеет астатизм первого порядка (так как соединенные между собой ПКЧ 20 и реверсивньй счетчик 6 суть цифровой интегратор), поэтому при изменении угла об с постоянной скоростью выходной код устройства- прототипа и код числа k описываемого устройства будут содержать сосустройстве-прототипе вызвана нестабильностью К-гр - коэффициента трансформации СКДУ. В предлагаемом преобразователе эта погрешность исключе- 5 на за счет того, что напряжения UHHT и U;,g, пропорциональны К. (см. (15) и (16)), поэтому в соответствии с выражениями (17) и (18) К не влияет

1(, а следователь0

на значение числа но, и на значение числа 1. Кроме того, как видно из выражения (18), нестабильность не оказывает влияния и на статическую погрешность преобразователя угла поворота вала в 5 код. Статическая погрешность устройства-прототипа Непосредственно зависит от нестабильности К т-р и обусловлена связью аналогового входа ФЦАП с выходом источника опорного напряжения ,

Быстродействие преобразователя, а следовательно, динамическая погрешность определяется частотой обновления выходного кода.

В устройстве-прототипе частота обновления выходного кода ограничена временем установления Ту выход- ного сигнала ФЦАП. В предлагаемом преобразователе код на входах ЦАП 3

0

5

и 4 сохраняется неизменным в течени всего цикла преобразования за счет введения регистра 17. Частота же обновления выходного кода определяется лишь максимальной выходной частотой ПКЧ 20 и не связана с Тц.

Таким образом, преобразователь обладает принципиально большим быстродействием, а следовательно, меньшей динамической погрешностью.

Кроме указанных преимуществ,предлагаемое устройство обладает более высокой по сравнению с прототипом статической точностью за счет снижения погрешности, вызванной разностью коэффициентов передачи перемножающих ЦАП 3 и 4. Это преимущество достигнуто введением ключей 7 и 8

Формула из.об.ретения

5186112

и четвертого ключа через инвертор, выходы третьего и четвертого ключей- соединены с информационным входом интегратора, выход которого соединен с информационным входом преобразователя напряжение - код, выходы которого соединены с первой группой входов блока вычитания, выходы которо- Q го соединены с информационными входами первого регистра, выходы которого соединены с одной группой входов блока суммирования и кроме выхода старшего разряда - с входами блока 15 преобразовй-ния .код - частота, выход которого соединен со счетным входом реверсивного счетчика, вход направления счета которого подключен к выходу старшего разряда первого ре- 20 гистра, а выходы соединены с другой группой входов блока суммирования, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, другой вход компаратЬра подключён к 25 общей шине, а выход соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, одна группа выходов блока суммирования соединена с информационными входами второго регистра, первая 30 группа выходов которого соединена с второй группой входов блока вычитания, а вторая группа выходов - с группой входов постоянного запоминающего устройства, выход старшего разряда первой группы.выходов которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с входом старшего разряда первого перемножающего циф- Q роаналогового преобразователя, вторая группа выходов постоянного запоминающего устройства соединена с цифровыми входами второго перемножающего цифроаналогового преобразователя, 5 вход блока синхронизации подключен к источнику опорного напряжения, а его выходы с первого по восьмой соединены: первый - с управляющими входами первого и второго ключей, вто- 0 управляющим входом первого регистра, третий - с управляющим входом устройства выборки и хранения, четвертый - с управляющим входом третьего ключа, пятый - с управля- g ющим входом четвертого ключа, шестой- с управляющим входом второго регистра и входом Сброс интегратора, седьмой - с управляющим входом постоянного запоминающего устройства.

35

131

восьмой - с вторым входом второго, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы другой группы выходов блока суммирования и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ являются выходами преобразователя.

2о Преобразователь по п.1, о т - л и чающийся тем, что блок синхронизации содержит двоичный счет- чик, постоянное запо.минакицее устройство, четыре одновибратора, последовательно соединенные усилитель- ограничитель и делитель частоты, выход которого через первый одновиб- ратор соединен с установочным входом двоичного счетчика, счетньгй вход ко- тооого подк,гаочен к выходу генератора импульсов, вход усилителя-ограничи8611

теля является входом блока, выходы двоичного счетчика соединены с входами постоянного запоминающего устройства, первый выход которого является первым выходом блока, второй выход .через второй одновибратор, выход которого является вторым выходом блока, соединен с входом третьего одновибратора, выход которого является шестым выходом блока, третий выход постоянного задоминающего устройства соединен с входом четвертого одновибратора, выход которого является третьим выходом блока, выходы постоянного запоминающего устройства с четвертого по седьмой являются соответственно четвертым, пятым, седьмым и восьмым выходами блока.

Номер состояниявходовЙЗУ 29

16 17 18

19

20

21

22

23

4

5

6

7

8

9

0

1

Состояние входов ПЗУ 29 (выходов счетчика 27)

10010

10011

10100

10101

10110

10111

11000

1IOOI ПОЮ 11011 11100 11101 НПО

11111

Состояние выходов ПЗУ 29 и со- ответствую цих выходов блока 21 синхронизации

S

О О

1 00

1 о о

о о о о о о

00010 000000 о 00 о о о 000000

о

о

о

01000 01000

о о о

о

0000

о

0000000

0100000

0000000

0000000

0000000

0000000

0000000

о 00 о 00 о

1 00

1 о о

10 000 о о о 000

о

о

1000 1000

о о о

0000

о

Е

п

ZF

т

Фа.г.1

о-| |2УФие.2

1 код

53

ЗУ

-5