Двухканальное устройство для акустико-эмиссионного контроля Советский патент 1989 года по МПК G01N29/04 

Изобретение относится к- неразрушающему контролю и может быть использовано для контроля развивающихся дефектов и определения их координат.

Целью изобретения является повышение достоверности контроля за счет расширения динамического диапазона регистрируемых сигналов с автоматическим выбором начального порогового уровня регистрации и автоматичесКИМ анализом регистрируемой информации.

На фиг. 1 Представлена структурная схема устройства; на фиг. 2 - пример выполнения блока контроля привязки; на фиг. 3 - пример выполнения блока сброса регистра.

Двухканальное устройство состоит из первого и второго каналов 1 и 2 приема, каждый из которых состоит

из последовательно соединенных преобразователя 3, предварительного усилителя 4, первой группы компараторов 5, первой группы триггеров 6, первой группы формирователей 7 импульсов, первой схемы 8 ИЛИ и первого запоминающего блока 9, последовательно соединенных блока 10 вычитания, коммутатора 1 1 , второго запоминающего бло- ка 12 и первого сумматора 13, выход которого соединен с вторым входом второго запоминающего блока 12, блока 14 кода единицы, соединенного со вторым входом первого сумматора 13, счетчика 15 адреса,соединенного со второй группой входов коммутатора 11, шифратора 16 амплитуды, выход которого соединен с первой группой входов коммутатора 11, а вход - с выходами первой группы триггеров 6 каналов 1 и 2 приема, последовательно соединенных генератора 17 и счетчика 18 меток, выход которого соединен с входами первых запоминающих блоков 9 каналов приема 1 и 2, блока 19 логической единицы, соединенного с D-входами триггеров 6 первой группы, блока 20 пороговых уровней, выходы .которого соединены со вторыми входами первой группы компараторов 5, второй вход блока 10 вычитания соединен с выходом первого запоминающего блока 9 второго канала приема, последовательно соединенных в каждом кана- ле 1 и 2 приема основного усипителя 21, второй группы компараторов 22, второй группы триггеров 23, второй группы формирователей 24 импульсов.

Q 0 5

5

0

вого компаратора 31 и первой схемы 32 1ШИ-НЕ, блоча 33 опорного напряжения, соединенного со вторым входом первого компаратора 31, второй вход первой схемы 32 ИЛИ-НЕ соединен с инверсным выходом первого триггера 29, а выход второй схемы 27 ИЛИ соединен с S-входом первого триггера 29, выходы первого компаратора 31 первого и второго блоков 25 и 26 выбора начального порогового уровня соединены со вторыми входами формирователей импульсов старшего и мпад- шего разрядов,соответственно первого и второго каналов 1 и 2 приема, последовательно соединенных второй схемы 34 ИЛИ-НЕ, первый и второй входы которой соединены соответственно с выходами второй схемы 34 ИЛИ-НЕ блоков выбора начального порогового уровня, и второго триггера 35, выход которого соединен с третьими входами KOMnapaTOjpOB групп каналов приема, блока 36 контроля привязки к фронту . в каждом из каналов приема, вход которого соединен с выходом первой cxe-i мы 8 1-ШИ, блока 37 регистратора, первый и второй входы которого соединены с выходами блока 36 контроля привязки к фронту каналов 1 и 2 приема, вход S второго триггера 35 соединен с выходом переполнения счетчика 18 меток, делителя 38 частоты, включенного выходом генератора 17 меток и вторым входом счетчика 18 меток, последовательно соединенных генератора 39 импульсов, счетчика 40, второй схемы 41 ИЛИ, регистра

Изобретение относится к неразрушающему контролю и может быть использовано для контроля развивающихся дефектов и определения их координат. Целью изобретения является повышение достоверности контроля за счет расширения динамического диапазона регистрируемых сигналов с автоматическим выбором начального порогового уровня регистрации и автоматическим анализом регистрируемой информации. Автоматический выбор начального порогового уровня регистрации сигнала акустической эмиссии (АЭ) в сочетании с продлевающейся блокировкой позволяет более чем на порядок расширить динамический диапазон интенсивности регистрируемых сигналов и осуществлять контроль при быстропротекающем процессе разрушения материала, а также обеспечить работоспособность устройства при увеличении уровня шума. Блок контроля привязки к фронту позволяет визуально определять разность времен прихода и координату источника АЭ при малой интенсивности сигналов, контролировать правильность работы всего устройства. Автоматическое формирование сигнала при превышении заданного числа импульсов АЭ позволяет на порядок и более сократить время анализа оператором накопленной АЭ информации и исключить возможные ошибки, повысив тем самым достоверность контроля. Автоматический анализ информации имеет особое значение при регистрации сигналов большой интенсивности, например, на конечных стадиях разрушения материала. 3 з.п. ф-лы, 3 ил.

выходами соединенных с второй группой 40 42, второго сумматора 43, блока 44

входов первой схемы 8 ИЛИ, выход бло ка 19 логической единицы соединен с D-входами триггеров 23,второй группы, выходы которых соединены с входами шифратора 16 амплитуды, блоков 25 и 26 выбора начального порогового уровня каналов 1 и 2 приема, каждый из которых состоит из последовательно соединенных второй схемы 27 ИЛИ, первый и второй входы второй схемы 27 ИЛИ первого блока выбора начального порогового уровня соединены с выходами компараторов старшего разряда первого и второго каналов приема, а второго блока выбора - с выходами компараторов младшего разряда первого и второго каналов приема, счетчика 28 времени блокировки первого триггера 29,, интегратора 30, персравнения -и блока 45 индикатора, блока 46 кода контрольного числа, соединенного со вторым входом блока 44 сравнения, второй вход блока 45 индикатора соединен с выходом второй схемы 41 11ПИ, второй вход второго сумматора 43 соединен с выходом второго запоминающего блока 12, последовательно соединенных схемы 47 И, вход которой соединен с выходом счетчика 15 адреса и третьего триггера 48, выход которого соединен со вторым входом второй схемы 41 ИЛИ, блока 49 сброса, включенного между вторым входом регистра 42 и выходом счетчика 15 адреса,ход регистра 42 соеди- |нен с выходом второго сумматора 43, таймера 50, выход которого соединен с С-входом третьего триггера 48, последовательно соединенньрс третьей схемы 51 ИЛИ, первьш и второй входы которой соединены с выходом первой схемы 8 ИЛИ первого и второго каналов приема 1 и 2, и четвертого триггера 52, выход которого соединен с вторым входом счетчика 18 меток и третьим входом блока 37 регистратора, последовательно соединенных пятого триггера 53, С-вход которого соединен с вторым выходом счетчика 40, третьим входом второй схемы 41 ИЛИ, входом коммутатора 11 и

вторым входом блока 49 сброса, и вто- 15 раз,-определяемое необходимой дис- рой схемы 54 И, второй и третий вхо- кретностью измерения амплитуды АЭ

ды которой соединены с первым и вторым выходами счетчика 40} а четвер- тьй вход соединен с выходом генератора 39 импульсов и четвертымвходом второй схемы 41 ЖШ, второй выход переполнения счетчика 18 меток соедине с S-входом пятого триггера 53 и С- входом четвертого триггера 52, блока 55 логического нуля, соединенного с D-входами первого триггера 29 первог и второго блоков 25 и 26 выбора начального порогового уровня, D-входами второго, третьего, четвертого и пятого триггеров 35, 48, 52, 53, выход второй схемы И соединен с третьи входом второго запоминающего блока 12 и R-входами триггеров 6, 23, первой и второй групп каналов 1 и 2 приема, вход счетчика 15 адреса соединен с выходом второй схемы 41 ИЛИ, а третий вход блока 49 сброса - с первым входом второй схемы 41 ИЛИ. Блок 36 контроля привязки к фронту каждого канала выполнен из последовательно соединенных одновибратора 56, повторителя 57 напряжения и конденсатора 58, первый вывод конденсатора 58 заземлен, а второй соединен с выходом одновибратора 56, Блок 49 сброса состоит из последовательно соединенных схемы 59 Й-НЕ, вход которой является первым входом блока 49 сброса, и третьей схемы 60 ШШ НЕ,. второй и третий входы которой являются вторым .и третьим входами блока 49 сброса, а выход - выходом блока 49 сброса. Число входов схемы 60 И-НЕ равно числу выходов шифратора 16 амплитуды, которые соединены С мпадшими разрядами выхода счетчика 15 адреса.

Двухканальное устройство работает следующим образом.

Преобразователи 3 каналов 1 и 2 приема, установленные на контролируемом объекте, принимают сигналы акустической эмиссии (АЭ) и преобразу- ют их в электрические. В каждом канале 1 и 2 приема сигнал усиливается далее предварительным усилителем 4, основным усилителем 21 и поступает соответственно на первые входы групп компараторов 5 и 22.

Значения соседних пороговых уровней срабатывания компараторов 5, 22 отличаются в одинаковое количество

импульса. Коэффициент передачи основ ного усилителя 21 должен быть равен произведению дискретности измерения амплитуды на число компараторов в группе 5. Минимальньй пороговый уровень несколь ко превышает уровень шумов и помех, В том из каналов 1 и 2 приема, в котором раньше, чем в дру

гом, будет принят сигнал АЭ с амплитудой, превышающей минимальный пороговый уровень, сработает первьш компаратор группы 22, По переднему фронту выработанного компаратором

импульса на выходе первого триггера группы 23 установится сигнал логической единицы. Строб-импульс, выработанный первым формирователем 24 импульсов группы 23, через 8, 51 ИЛИ поступает на S-вход четвертого триггера 52, Установленньш на выходе триггера 52 высокий потенциал разрешает работу счетчику 18 меток времени. При увеличении амплитуды

сигнала АЭ начинают срабатывать остальные компараторы группы 22, а затем и группы 5, устанавливая на выходах соответствуюш х триггеров групп 23, 6 потенциалы логической единиЦЫ« Вырабатываемые формирователями импульсов групп 24, 7 строб-импульсы поступают на управляющий вход первого запоминакяцего блока 9, Значение кода времени, подаваемого с выхода счетчика 18 меток времени и соответ- ветствующего моменту срабатывания того или иного компаратора, фиксируется в первом запоминающем блоке 9 при поступлении каждого строб-импульса.

55

Первый запоминающий блок 9 может быть выполнен из двух последовательно соединенных регистров таким образом, что код йа его выходе соответствует коду, записанному предпоследним.

Блок 10 вычитания постоянно вычисляет разность времен прихода (РВП) для кодов, записанных предпоследними, т.е. для Определения разности времен прихода использзпотся моменты времени пересечения сигналами уровней, соседних с максимальными из чис ла уровней, превышенных сигналами АЭ Разность времен прихода соответствует линейной координате зоны объекта, где действует источник АЭ.

Шифратор 16 амплитуды вычисляет амплитуду импульса АЭ. По прошествии определенного времени, за которое акустические волны должны достичь преобразователей 3 обоих каналов 1 и 2 приема, импульс с выхода пере- полнения счетчика 18 меток времени, во-первых, устанавливает на выходе второго триггера 35 потенциал логической единицы, который блокирует работу группы компараторов 5 каналов 1 и 2 приема, во-вторых, сбрасывает четвертый триггер 52, а следовательно, счетчик 1В меток времени в исходное состояние, в-третьих, устанавливает ня выходе пятого триггера 33 высокий потенциал, необходимый для регистрации информации об импульсе АЭ вторым запоминающим блоком 12.

Цикл работы второго запоминающего блока 12 разбит на два временных ин- тервала, которые задаются с помощью с генератора 39 импуллэсов и счетчика 40 импульсов. Сигналы на вькодах генератора 39 импульсов, счетчика 40 импульсов и пятого триггера 53 де- шифрируются второй схемой 54-И Сформированный импульс поступает на.управляющий вход второго запоминающего блока 12, В первом интервале коммутатор соединяет выходы шифратора 16 амплитуды и блока 10 вычитания с адресным входом второго запоминающего блока 12, причем младшие разряды адресного слова содержат информацию об амплитуде АЭ импульса,, а старшие разряды - о его местонахождении.

Содержимое каждой ячейки второго запоминающего блока 12 соответствует числу импульсов АЗ. зарегистрированных в данной зоне и имеющих одинако- вую амплитуду. Суммат.ор 13 увеличивает число уже зарегистрированных импульсов АЭ на единицу с помощью блока 14 кода единицы, и по импульсу, поступающему на управляющий вход второго запоминающего блока 12 с выхода второй 54 И, полученная сумма записывается в ячейку второго запоминающего блока 12. По отрицательному фронту управляющего импульса триггеры групп 6 и 23 каналов приема 1 и 2 устанавливаются в исходное состояние.

По мере того, как сигнал АЭ становится меньше пороговых уровней, выходы соответствующих пар компараторов 22 групп каналов 1 и 2 приема устанавливаются в исходное состояние, вторые схемы 27 ИЛИ переводят счетчики 28 времени блокировки блоков 25 и 26 выбора начального порогового уровня в счетньй режим. Интервал времени блокировки после затутса- ния сигнала АЭ измерительных каналов 1 и 2 приема необходим для того, чтобы отфильтровать, например, отраженные сигналы АЭ, повысив тем самым достоверность контроля, Величина интервала времени, блокировки определяется конкретной конфигурацией объ- контроля и задается с помощью делителя 38 частоты и счетчиков 28 времени блокировки. По окончании ин-J тервала времени блокировки импульсы с выходов переполнения счетчиков.28 устанавливают на инверсных выходах триггеров 29 потенциалы логических единиц. Вторая схема 34 ИЛК-НЕ вырабатывает импульс, по которому второй триггер 35 разблокирует компараторы групп 22 каналов 1 и 2 приема, .Измерительная часть устройства готова к регистрации следукнцего сигнала АЭ.

При увеличении интенсивности сигналов АЭ, например, на конечных стадиях разрушения образца или повышении уровня шума при определенньпс условиях может значительно уменьшиться достоверность контроля из-за неправильного определения Р15П, повысить которую можно путем автоматического выбора начального порогового уровня.

Увеличение интенсивности импульсо АЭ приводит к постепенному нарастанию сигнала на выходе интегратора 30 При достижении этим сигналом величины опорного напряжения компаратор 31 сработает .Логическая единица на его выходе, во-первых, запретит соответствующему формирователю 24 импульсов вырабатывать строб для первого

запоминающего блока 9,и, во-вторых, установит на выходе первой схемы 32 ИЛИ-НЕ .потенциал логического нуля, тем самым автоматически увеличивая начальньй. порог срабатывания всего устройства. Работа остальных блоков 25 и 26 аналогична. Автоматический выбор начального уровня позволяет устройству адаптироваться к увеличению не только интенсивности сигналов АЭ, но и к повышению уровня шумов . ,

Наблюдение за динамикой развития дефекта дает информацию о стадии раз рушения материала. Поэтому для повышения достоверности контроля необходимо производить периодический анализ накопленной АЭ информации.

Таймер 50 через заданные интервалы времени устанавливает на выходе третьего триггера 48 высокий потенциал, который разрешает второй схеме 41 ИЛИ вырабатывать управляющие сигналы для счетчика 15 адреса, регистра 42 и блока 45 индикатора. Коммутатор 11 при низком, потенциале на выходе счетчика 40 (второй интервал времени) соединяет выход счетчика 15 адреса с адресным входом второго запоминающего блока 12. Код числа импульсов АЭ по отрицательному фроДТ ту/импульса на выходе схемы 41 ИЛИ записывается в регистр 42,по положительному фронту этого импульса выходной код счетчика 15 адреса увеличивается на еди ницу. Сумматор 43 вычисляет сумму кодов числа импульсов АЭ, записанных в уже опрошенных ячейках второго запоминающего блока 12, и кода числа импульсов АЭ в ячейке, определяемой текущим кодом счетчика 15 адреса. Блок 44 сравнения определяет соотношение между текущей суммой импульсов АЭ и заданным конЧгрольным числом. При превышении первох о числа над вторым блок 45 индикатора вырабатывает сигнал, предупреждающий о том, что сумма зарегистрированных импульсов превысила допустимую величину. После того, Как все ячейки буду опрошены, блок 49 сброса выработает сигнал, который обнулит содержимое регистра 42, и через интервал времени, задаваемый с помощью таймера 50, анализ накопленной информации повторится.

ц При определенных конфигурациях контролируемого объекта целесообразно контролировать число импульсов АЭ дпя каждой зоны объекта. Это ста- новится возможным, если вход схемы 59 И-НЕ блока 49 соединить только с младшими разрядами выходного кода счетчика 15 адреса, в которых зашифрована амплитуда импульса АЭ, В этом случае в регистре 42 будет накапли0 ваться информация о числе импульсов АЭ дпя каждой зоны контролируемого объекта в отдельности.

Контроль разности времен прихода осуществляется с помощью блоков 35

5 контроля привязки каналов 1 и 2 приема и блока 37 регистратора, в качестве которого можно использовать запоминаюшлй осциллограф, В моменты превьшения сигналом АЭ пороговых

0 уровней одновибратор 56 вырабатывает строб-импульсы, которые заряжают конденсатор 58, Разряд происходит через большое входное сопротивление повторителя 57. Таким образом, на

5 выходе повторителя 57 можно наблюдать фронт сигнала АЭ. По переднему фронту импульса на выходе четвертого триггера 52, поступаюш.его на вход запуска блока 37 регистратора, начина0 ется регистрация сигналов с выходов повторителей 57. Дальнейшее воспроизведение на экране блока 37 регистратора зарегистрированных сигнало.в позволяет визуально контролировать величину разности времен прихода ,

Использование двухканального устройства позволяет более чем на порядок расширить динамический диапазон интенсивности регистри0 руемь1х сигналов и осуществлять контроль при быстропротекающем процессе разрушения материала. Автоматическое формирование сигнала при превы- шении числа накопленных импульсов за5 данного позволяет сократить время анализа накопленной информации,

5

-

50

55

Формула изобретения

блока, последовательно соединенные блок вычитания, коммутатор, второй запоминающий блок и первый сумматор, выход которого соединен с вторым входом второго запоминающего блока, блок кода единицы, соединенный с вторым входом первого сумматора, счетчзЕЙ адреса, соединенный с второй группой входов коммутатора, шифратор амплитуды, выход которого соединен с первой группой входов коммутатора, а вход - с выходом первой группы триггеров каналов приема, поеледовательно но соединенные генератор и счетчик меток, выход которого соединен с входами первых запоминающих блоков каналов приема, блок логической единицы соединенный с D-входами триггеров первой группы, блок пороговых уровней, выходы которого соединены с вторыми входами первой группы компараторов, второй вход блока вычитания соединен с выходом первого запоминающего блока второго канала приема, отличающееся тем, что, с целью повышения достоверности контроля, оно снабжено в каждом канале приема последовательно соединенными основ- . усилителем, второй группой компараторов, второй группой триггеров, второй группой формирователей импульсов, выходами соединенными с второй группой входов первой схемы ИЛИ, выход блока логической единицы соединен с D-входами триггеров второй группы, выходы которых соединены с входами шифратора амплитуды, первым и вторым блоками выбора начального порогового уровня первого и -второго

каналов приема, каждый из которых.

состоит из последовательно соединенных второй схемы ИЛИ, первый и -второй входь второй схемы ИЛИ первого блока выбора начального порогового уровня подсоединены к выходам компараторов старщего разряда первого и второго каналов приема, а второго блока выбора - к выходам компараторов мпадшего разряда каналов приема, счетчика времени блокировки первого триггера, интегратора, первого компаратора и первой схе№1 ИЛИ-НЕ, блока опорного напряжения, соединенного с вторым входом первого компарато- gg последовательно соединенными пятьш

ра, второй вход первой ИЛИ-НЕ соединен с инверсным выходом первого триггера, а выход второй схем, ИЛИ соединен с S-входом первого триггера.

триггером, С-вход которого соединён с вторым выходом счетчика, третьим входом второй схемы ИЛИ, входом ком мутатора и вторым входом блока сбро

0

выходы первого компаратора блоков выбора начального порогового уровня соединены с вторыми входами формирователей импульсов старшего и младшего разрядов соответственно первого и второго каналов приема, последовательно соединенными второй схемой ИЛИ-НЕ, первый и второй входы которой соединены соответственно с выходами схем ИЛИ-НЕ блоков выбора на- чально-го порогового уровня, и вторым триггером, выход которого соедиф нен с третьими входами компараторов

5 групп каналов приема, блоком контроля привязки к фронту в каждом канале приема, вход которого соединен с выходом первой схемы ИЛИ, блоком регистратора, первьй и второй входы которого соединены с выходами блока контроля привязки к фронту каналов приема, S-вход второго триггера соединен с выходом переполнения счетчика меток, делителем частоты, включен5 ным между выходом генератора меток и вторым в ходом счетчика меток, последовательно соединенными генератором импульсов, счетчиком, второй схемой ИЛИ, регистрам, вторым суммато0 ром, блоком сравнения и блоком индикатора, блоком кода контрольного числа, соединенным с вторым входом бло- . ка сравнения, второй вход блока индикатора соединен с выходом второй

g схеьы ИЛИ, второй вход второго сумматора соединен с выходом второго запоминающего блока, последовательно соединенными схемой И, вход которой соединен с выходом счетчика адреса,

0 и третьим триггером, выход которого соединен с вторым входом второй схе- ИЛИ, блоком сброса,включенным между вторым входом регистра и выхо- j дом счетчика адреса, вход регистра

5 соединен с выходом второго сумматора, таймером, выход которого соединен с С-входом третьего триггера, последовательно соединенными третьей схемой ИЛИ, первый и второй входы кото0 рой соединены с выходом первой

схемы ИЛИ каналов приема, и четвертым триггером, выход которого соединен с вторым входом счетчика меток и третьим входом блока регистратора.

триггером, С-вход которого соединён с вторым выходом счетчика, третьим входом второй схемы ИЛИ, входом коммутатора и вторым входом блока сбро13

са, и второй схемой И, второй и треий входы которой соединены с первым вторым выходами счетчика, а четвертый вход соединен с выходом генера- . тора импульсов и четвертым входом второй схемы ИЛИ, второй выход переполнения счетчика меток соединен с S-входом пятого триггера и С-входом четвертого триггера, блоком логического нуля, соединенным с D-входом первых триггеров блоков выбора начального порогового уровня, D-входом второго, третьего, четвертого и пятого триггеров, выход второй схемы И соединен с третьим входом второго запоминающего блока и R-входами триггеров групп каналов приема, вход счетчика адреса соединен с выходом второй схемы ИЛИ, а третий вход блока сброса - с первым входом второй схемы ИЛИ,

14

мр. мИ атроля привязки к фронту каждого канала выполнен из последовательно соединенных одновибратора и повторителя напряжения и конденсатора, однн вьшод которого заземлен, а другой соединен с выходом одновибратора,

3, Устройство по п, 1, отличающееся тем, что блок сброса регистра выполнен из последователь- но соединенных И-НЕ, вход которой является первым входом блока сброса, и третьей схемы ЯЛИ-НЕ, вто- 15 третий входы которой янпяются вторым и третьим входами блока сброса, а выход - выходом блока сброса.

10

55

Физ.1

Физ.2

.