Измеритель частоты Советский патент 1989 года по МПК G01R19/02 G01R25/00 G01R23/00 

Изобретение относится к электроизмерительной технике, предназначено для измерения частоты и фазы гармони- .ческюс сигналов в широком диапазоне частот за время, меньшее периода колебаний.

Целью изобретения является расширение функциональных возможностей израт 5, а к выходу первого блока деления 4 подключен первый блок нелинейного преобразования 11, к выходу второй линии задержки 6 подключены последовательно соединенные пятая линия задержки 12, второй блок деления 13, второй вход которого соединен с выходом второй Линии задержки 6,

Изобретение относится к измерительной технике и может быть использовано в измерителях частоты и фазы гармонических сигналов в широком диапазоне частот. Цель изобретения - расширение функциональных возможностей достигается за счет введения в известный измеритель частоты дополнительных средств, позволяющих оценивать частоту и фазу сигнала при априорно неизвестной амплитуде за время меньшее периода входного сигнала. Устройство содержит линии задержки 1, 6, 8, 10, 12, 21, сумматоры 3, 7, 9, 14, 17, перемножитель 2, блоки деления 4, 13, блок возведения в квадрат 5, блоки нелинейного преобразования 11, 16, 19, импульсные фазовые детекторы 18, 23, дешифратор 20, одновибратор 22. Введенная совокупность блоков 12...23 позволяет осуществить измерение фазы сигнала в любой требуемый момент времени. 1 ил.

мерителя, заключающееся в одновремен- 10 четвертый сумматор 14, второй вход

ном измерении частоты и фазы входноххэ сигнала с априорно неизвестной амплитудой в любой требуемый момент времени tg . .

На чертеже представлена функцио- нальная схема измерителя частоты.

Измеритель частоты содержит первую линию задержки 1, перемножитель 2, первый сумматор 3, первый блок делени 4, блок возведения в квадрат 5, вто- рую линию задержки 6, второй сумматор 7, третью линию задержки 8, третий сумматор 9, четвертую .линию задержки 10, первьй блок нелинейного преобразования 11, пятую линию задержки 12, второй блок деления 13, четвертьй сумматор 14, третий блок деления 15, второй блок нелинейного преобразования 16, пятый сумматор 17, первый импульсный фазовый детектор 18, третий блок нелинейного преобразования 19, дешифратор 20, шестую линию задержки 21, одновибратор 22, второй импульсный фазовый детектор 23,

В измерителе частоты последовательно соединены первая линия задержки I, перемножитель 2, первьй сумма

тор 3 и первый блок деления 4, к выходу первой линии задержки 1 подклю- чень блок возведения в квадрат 5 и ,вторая линия задержки 6, а вход первой линии задержки 1 и первьй вход второго сумматора 7 соединены с первым входом измерителя, при этом второй вход второго сумматора 7 подключен к выходу второй линии задержки. 6, а выход второго сумматора 7 соединен со вторым входом перемножителя 2, между выходом перемножителя 2 и вторым входом первого сумматора 3 включена третья линия задержки 8, между выходом блока возведения в квадрат 5 и вторым входом первого блока деления 4 включен третий сумматор 9, второй вход которого подключен через четвертую линию задержки 10 к выходу блока возведения в квад

которого соединен с выходом первого блока деления 4, второй вход третьего блока деления 15 через второй блок нелинейного преобразования 19 соединен с выходом первого блока деления 4, третий блок нелинейного преобразования 16, пятьй сумматор 17, второй вход которого через дешифратор 20 подключен к выходу пятой линии задержки 12, и первьй импульсный фазовый детектор 18, выход которого соединен со вторым выходом измерителя, последовательно соединены, при этом второй вход дешифратора 20 соединен с выходом третьего блока деления 15, а между вторым входом измерителя и вторым входом первого импульсного фазового детектора 18 включены последовательно соединенные шестая линия задержки 21 и одновибратор 22, кроме того, между выходом первого блока нелинейного преобразования I и первым выходом измерителя включен второй импульсный фазовый детектор 23, второй вход которого соединен с выходом одновибратора 22,

Измеритель частоты работает следующим образом.

На первьй вход измерителя поступает сигнал

и, (t)U (t-to) + 9,

где и - амплитуда сигнала; 9 - фаза входного сигнала в момент времени t. Время задержки сигнала в линиях задержки .

В момент времени ,+to напряже- ние на выходе пятой линии задержки 12 )U совб, а напряжение на выходе второй линии задержки 6

U3(t)U cos().

U3(t)U cosO cjcos9-U sinWo,sin0 UjCosQci U sinQt:,, sin0.

Полагая, что во всем диапазоне измеряемых qacTOTOfi v Т (это следует из

требования однозначности измерения частоты входного сигнала оэ) можно

записать sinQ L.+-41-cos co t. Тогда Jо

и sin0 .

л|1cos

QL

При t-ЗС,+t 9 -arctg

25 iJLiyi/yi.

+л11-С08 СО ог

Для определения квадрата угла б еледует использовать знаки напряженияНапряжение на выходе перемножителя

Uj и вычисленного значения tg9. Вели- - имеет вид

чина - 2 cosQc t формируется на выходе ,- -.

nepJBoro блока деления 4 к моментуUg(t)U (t-t/) , (t)+U (t-2,)j .

времени . Поэтому, начинаяна выходе блока возведения в квадтолько с этого момента, может прриз- с

л.

водиться оценка фазы входного сигнала. При , по алгоритму может быть вычислена величина фазы входного сигнала, соответствуинцая времени подачи

u(t)u, (t--:).

На выходе первого сумматора 3

импульса t на второй вход измерите- 5 U(t) Т U, (t-.-КС.)Ги, (t-кС. ) ля. Алгоритм оценки частоты и фазы . - в ВХОДНОГО сигнала реализуется с помощью предлагаемого устройства. В этом устройстве задержки сигнала в каждой из линий задержки составляет ), . Де- гаифратор позволяет определить, в каком квадранте находится текущее значение фазы сигнала. Таблица истинности, (t-2,-Kti,)l. (} J

30

На выходе третьего сумматора 9

Z.U«(t- -KtJ.

о

На выходе первого блока деления 4;

и,о (t)a,(t) -2 cosot

i и,()u,(t-KCj)+U,()

i:ut(

Ha выходе второго блока деления 13

и (t) My . y cos Qiti22iit li01. U5 и (t-3t: -to) + 0

Ha выходе четвертого сумматора-инвертора 14

и (t)- -co8Uc +U,,(t) «созцг - - .

На выходе второго блока нелинейного преобразования 9

U,,(t)+jb-cos4co,

Напряжение на выходе первого блока нелинейного преобразования 11

U,4(t)CJ. На выходе третьего блока деления 15

ти дешифратора может быть представлена в следующем виде;

10

U(t) Т U, (t-.-КС.)Ги, (t-кС. ) . - в

ти, (t-2,-Kti,)l. (} J

На выходе третьего сумматора 9

Z.U«(t- -KtJ.

о

На выходе первого блока деления 4;

и Г1- | 11Й|/У5

-со7с

Второй блок нелинейного преобразования 16 вычисляет главное значение arctg(.,.). На выходе второго блока нелинейного преобразования 16

0

U,(t)arctg

ssy tiyi/yi

а А.

-cos COij.

5

ел .

Для формирования на втором выходе измерителя напряжения, пропорционального фазе входного сигнала в момент времени t, импульс, поступивший на второй вход измерителя, задерживается шестой линией задержки 21 на время, равное ,, и поступает на вход одновибратора 2. Одновибратор фор715

мирует импульс стандартной амплитуды и длительности, необходимзш для нормальной работы первого и второго импульсных фазовых детекторов 18 и 23, Напряжение на выходе первого и второго импульсных фазовых детекторов 18 и 23 пропорционально произведению напряжений, поступающих на эти детекторы по основного и синхронизи- Ф тощему входам. Напряжение на выходе первого импульсного фазового детектора 18

u(t)0 , при t53,

На выходе второго импульсного фаэо- вого детектора 23

Uj.j(t)W, при .

Таким образом напряжение на выходе второго импульсного фазового детектора 23 пропорционально частоте входного сигнала в момент времени t, а напряжение на выходе первого импульсного фазового детектора 18 пропорционально фазе входного сигнала в этот же момент времени. Исходя из требований однозначности измерения частоты (j3mgj ti n , гдесо„д - максимальная частота диапазона входных сигналов. Выбирая /6 С) „а можно получить время измерения

/

iJ

о 1Э 2и„„х

ормула изобретения

Измеритель частоты по авт. ев, № 1402954, отличающийся

58

тем, что, с целью расширения функциональных возможностей, в него введены последовательно соединенные пятая линия задержки, второй блок деления, четвертый сумматор, третий блок деления, второй блок нелинейного преобразования, пятьй сумматор и первый импульсный фазовый детектор, последовательно соединенные шестая линия задержки, одновибратор и второй импульсный фазовый детектор, а также третий блок нелинейного преобразования и дешифратор, выход которого соединен с вторым входом пятого сумматора, а первый и второй входы соединены соответственно с выходами пятой линии задержки и третьего блока деления, второй вход второго блока деления соединен с входом пятой и выходом втррой линий задержек, выход третьего блока нелинейного преобразования соединен с входом пятой и выходом второй линий задержек, выход третьего блока нелинейного преобразования соединен с

вторым входом третьего блока деления, а вход соединен с вторым входом четвертого сумматора-инвертора и выходом первого блока деления, ,«торой вход первого импульсного фазового детектора соединен с выходом одновибра- тора, вход шестой линии задержки соединен с вторым входом измерителя, выходы первого и второго фазовых детекторов соединены с первым и вторым выходами измерителя, второй вход первого фазового детектора соединен с выходом первого блока нелинай кого преобразования.