Устройство динамического приоритета Советский патент 1989 года по МПК G06F9/50 

Л,

ел

N9 to

Изобретение относится к дискретной автоматике и вычислительной технике, может быть использовано для организации приоритетного обслуживания запросов. Цель изобретения - расширение области применения устройства за счет учета при определении приоритета времени нахождения запросов в очереди на обслуживание. Устройство содержит блок синхронизации 1, блоки 2 наращивания приоритета, блок 3 анализа приоритетов, входы 4 начальной установки, входы 5 кодов приоритетов, входы 6 запросов, входы 7 снятия запросов, выходы 8 подтверждения запросов, элемент ИЛИ-НЕ 9. Блок синхронизации генерирует импульсы такта и опроса, поступающие в блоки наращивания приоритетов, в которых затем с учетом приоритетов и времени нахождения заявок на обслуживание в очереди вырабатываются импульсы. Эти импульсы поступают на входы определенным образом подобранных элементов задержки блока анализа приоритетов, в результате в единичное состояние перебрасывается только один триггер блока анализа приоритетов. Столбец блока анализа приоритетов, в котором находится триггер в единичном состоянии, свидетельствует о том, что в данный момент времени необходимо обслуживать то приоритетное направление, которое закреплено за данным столбцом матрицы анализа приоритетов. 4 ил.

8г

Од

Изобретение относится к дискретной автоматике и вычислительной технике, может быть использовано для организа ции приоритетного обслулсивания просов.

Цель изобретения расширение ласти применения устройства за счет учета при определении приоритета времени нахождения запросов в очереди на обслуясивание.

На фиг,1 представлена структурная схема устройства I на фиг 2 струк - турная схема блока синх ронизации| на фиг,3 структурная схема блока кара-. щивания приоритета; на фиг,4 струк турная скема блока анализа приорите тов.

Устройство содержит блок 1 синхрони

.задик, блоки 2,-2„ наращивания приори оп которых через о.пределенные интервалы тетов, блок анализа приоритетов 3j - группу входов начальной установки 4 4 у,, группу входов кодов приоритетов

группу входов запросов ,

группу входов снятия запросов 7.,г7н группу выходов подтверждения запросов бц-Вп элемент ИЛИ-НЕ 9, выход 10 элемента ШЙ-НЕ, выходы 11, 12 блока синхронизации.

Блок синхронизации содержит элемент И 13, делитель 14, генератор 15 тактовых импульсов

Блок нар ащивания приоритета содер- лоат делитель 16, счетчик 17, группу

25

30

времени появляются импульсы, поступающие на счетные -входы суммируюищх .

асчетчиков :с последовательным переносом 17ц ,. Частота поступлхения им- пульсов в суммирующие счетчики 17i-17

.зависит от заданных коэффициентов деления делителей, частоты 1б,,-1б при постоянной частоте импульсов, поступа ющих с генератора i-шпульсов Г5, В счетчиках; 17 происходит суммирование этих импульсов, в результате чего на выходах счетчиков 17.(17, появляют ся потенциалы, поступающие на соответствующие первые входы эдементов-И 18 блока. Так как первоначально на :

40

элементов и 18, дешифратор 19, регистрЗЗ выходах устройства 8,-8 отсутствуют .20, выход признака снятия запроса 21, группу информационных выходов блока

I 22,-22„ элемент И 23, триггер 24.

I Блок анализа приоритетов содержит

I L групп триггеров 25,-25р„ (1 1 L),

i N элементов ШШ ,, Ь групп элементов И 27,,-27е„ , Ь групп элементов задержки 28, ,

Предлагаемое устройство работает следующим образом.

При включении питания все триггеры 24(24, счетчики , регистр 20,-20f, триггеры 25 блока анализа приоритетов 3 устанавливаются в исходное (нулевое) состояние сигналами, поступающими по соответствующим входам , 4,4п, и выходам 21,-21, где tt - число обслуживаемых приоритетных

I.направленийJ am - разрядность регистра приоритета.55

После этого коды приоритетов або-. нентов, поступающие через группы входов записываются в соответствуюпотенциалы за счет того, что всё триг геры блока анализа приоритетов, находятся-в нулевом состоянии, то и на выходе элемента 9 не будет низкого потен1щала. Разрешающий тенциал с выхода элемента ШШ-НЕ 9 по выходу .10 поступает в блок синхро низации 1 и присутствует на втором входе элемента.И 13 блока синхрони- 5- зации. 1, ДелителЬ частоты 14 произвог днт деление частоты генерато ра 15, в результате чего через определенньй интервал времени на выходе делителя частоты 14 появляется импульс, которы проходит через открытьй в данный момент элемент И 13 и поступает на выхо 12 блока синхронизации 1, Этот импуль затем пройдя по выходу 12 блоков 2, поступает на вторые входы элементов И 18, разрешая тем самым считыва11ие информации со счетчиков 17,-17 в дешифраторы 19ч-19. После дешифрации этой информации на одном из. 1 выходов

щие регистры приоритетов 20,-2Qp по каждому приоритетному направлепшо, в

фезультате ч ето делители , часг тоты с переменным коэффициентом деления настраиваются на заданные коэффициенты деления. Факт поступления запроса от абонентов отождествляется с появлением сигналов по,входам .., в результате чего соответствующие триггеры ( перебрасываются в единичное состояние. Потенциал с еди- яичного выхода триггеров заявок подается на первые входы элемен

ТОВ. И , разреуцая тем самым .поступление импульсов с генератора импульсов 15 по входу 1.1 через

элементы И 23/ - 23п , .на счетные ; входы делителей , ,на выходе

которых через о.пределенные интервалы

времени появляются импульсы, поступающие на счетные -входы суммируюищх .

асчетчиков :с последовательным переносом 17ц ,. Частота поступлхения им- : пульсов в суммирующие счетчики 17i-17n

.зависит от заданных коэффициентов деления делителей, частоты 1б,,-1б при постоянной частоте импульсов, поступающих с генератора i-шпульсов Г5, В счетчиках; 17 происходит суммирование этих импульсов, в результате чего на выходах счетчиков 17.(17, появляются потенциалы, поступающие на соответствующие первые входы эдементов-И 18 блока. Так как первоначально на :

выходах устройства 8,-8 отсутствуют

потенциалы за счет того, что всё триггеры блока анализа приоритетов, находятся-в нулевом состоянии, то и на выходе элемента 9 не будет низкого потен1щала. Разрешающий тенциал с выхода элемента ШШ-НЕ 9 по выходу .10 поступает в блок синхронизации 1 и присутствует на втором входе элемента.И 13 блока синхрони- зации. 1, ДелителЬ частоты 14 произвог. днт деление частоты генерато ра 15, в результате чего через определенньй интервал времени на выходе делителя частоты 14 появляется импульс, который проходит через открытьй в данный момент элемент И 13 и поступает на выход 12 блока синхронизации 1, Этот импульс, затем пройдя по выходу 12 блоков 2, поступает на вторые входы элементов И 18, разрешая тем самым считыва11ие информации со счетчиков 17,-17 в дешифраторы 19ч-19. После дешифрации этой информации на одном из. 1 выходов

дешифраторов появляются им пульсы при условии наличия запроса в соответствующем блоке 2, которые зате по выходам 22 поступают на входы блока анализа приоритетов 3. Поступая на выходы 22 блока анализа приоритетов 3, эти импульсы поступают на входы элементов задержки 28, Причем величин задержки элементов задержки 28 блока анализа приоритетов 3 определяется из соотношения: t,,- j i-t + tg , где t - время срабатывания триггера матриць анализ а приоритетов 3, j 1,1, i. - l,n t - суммарное время срабатывания элементов ИЛИ 26, ЙЛИ НЕ 9 и элемента И 27. Благодаря таким величинам задержек, увеличивающимся слева направо и сверху вниз в блоке анализа приоритетов 3, происходит . переброс в единичное сост ояние только одного триггера 25 блока анализа приоритетов 3. В результате на его единичном выходе появляется потенциал

которьш проходит через соответствующий25К-го блока наращивания приоритета,

элемент ИЛИ 26, и появляется на одном вход запуска которох о соединен с К-м

из выходов устройства В,- Этот потенциалвходом запроса устройства, первый высвидетельствует о том, что в данныйход блока синхронизации соединен с

момент времени необходимо обслуживатьвходами синхронизации блоков наращива30

то приоритетное направление, на соответствующем выходе которого присут- ствуеч разрешающий потенциал. Нулевой потенциал с выхода элемента ИЛИ- НЕ 9 подается на третьи входы элементов И 27 блока анализа приоритетов 3, что препятствует переходу в единичное состояние всех других триггеров блока анализа приоритетов 3, Кроме того, этот же запрещающий потенциал с вы- хода элемента 9 поступает на вход элемента И 13 блока синхронизации 1; В результате элемент И 13 закрывается и импульсы с делителя 14 в блоки 2 не поступают Для устойчивой работы блока анализа приоритетов 3 необходимо, чтобы период следования импульсов с делителя 14 был больше максимальной задержки, имеющейся в блоке 3, т.е. ,.„. n-l t + t. При одновре35

40

3ij макс мешюм появлении сигналов на сосед- JQ

них элементах задержки 28 любой строки блока анализа приоритетов 3 быстрее в единичное состояние перебросится триггер с меньшим порядковым номером за счет меньшей его одноименной задержки.eg признака снятия запроса К-го блока Запрещающим потенциалом с нулевого наращивания приоритета соединен с выхода этого триггера закроется эле- .К-м входом сброса блока анализа при- мент И 27 соседнего триггера с большим порядковым номером, в результате пония приоритета, К-й выход блока анализа приоритетов .соединен с К-м выходом подтверждения запроса устройства и с К-м входом элемента ИЛИ- НЕ, выход которого .соединен с входом блокировки блока синхронизации, отличающееся тем, что, с целью расширения области применения устройства за счет учета при определении приоритета времени нахождения запросов в очереди на обслуживание, выход элемента I-OTi-HE соединен с входом блокировки блока анализа приоритетов, второй выход блока синхронизации соединен с входами разрешения с выдачи приоритета блоков наращивания приоритетов. К-и вход снятия запроса устройства соединен с входом начальной установки К-го блока наращивания приоритетов, группа информационных выходов которого соединена с. К-и группой входов блока анализа приоритетов, К-й вход начальной установки устройства соединен с входом фиксации приоритета К-го блока анализа приоритетов, выход

оритетов, причем каждый блок наращивания приоритета содержит регистр.

является потенциал только на одном из выходов устройства.

По окончании обслуживания запроса в каждый блок 2 поступает сигнал по входу 7 на нулевой вход триггера 24, который перебрасывает его в нулевое состояние. Этим же сигналом обнуляется счетчик 17 и триггер столбца блока анализа приоритетов 3, соответствующие данному приоритетному направлению, В результате элемент И 13 блока 1 открывается и цикл работы устройства повторяется...

Формула изобретения

Q

Устройство динамического приоритета, содержащее N блоков наращива- 20 ния приоритета (Ы - число абонентов), блок анализа приоритетов, блок синхронизации, элемент ИЛИ-НЕ, причем К-й вход кода приоритета (К 1,N) устройства соединен с информационным входом

0

5

0

Q

признака снятия запроса К-го блока наращивания приоритета соединен с .К-м входом сброса блока анализа при-

ния приоритета, К-й выход блока анализа приоритетов .соединен с К-м выходом подтверждения запроса устройства и с К-м входом элемента ИЛИ- НЕ, выход которого .соединен с входом блокировки блока синхронизации, отличающееся тем, что, с целью расширения области применения устройства за счет учета при определении приоритета времени нахождения запросов в очереди на обслуживание, выход элемента I-OTi-HE соединен с входом блокировки блока анализа приоритетов, второй выход блока синхронизации соединен с входами разрешения с выдачи приоритета блоков наращивания приоритетов. К-и вход снятия запроса устройства соединен с входом начальной установки К-го блока наращивания приоритетов, группа информационных выходов которого соединена с. К-и группой входов блока анализа приоритетов, К-й вход начальной установки устройства соединен с входом фиксации приоритета К-го блока анализа приоритетов, выход

признака снятия запроса К-го блока наращивания приоритета соединен с .К-м входом сброса блока анализа при-

оритетов, причем каждый блок наращивания приоритета содержит регистр.

делитель, счетчик группу элементов И дешифратор, первый элемент И и первьм триггер5 причем вход начгшьной уста новки блока наращивания приоритета соединен с входа ш установки в О первого триггера и счетчика, счетный вход и выходы которого соединены соот ветственно с выходом делителя и с первыми входами элементов И группы, - -jg вторые входы которых соединены с вхо дом разрешения выдачи приоритета бло ка, вход фиксации приоритета которого соединен с входом записи регистра, ин формационньй вход и выход которого i соединены, соответственно с информаци ; онным входом блока наращивания прио и с информационным входом делителя э счетный вход которого соединен с выходом первого элемента И,, первьй 0 и второй входы которого соединены соответственно с. выходом первого триг гера и с входом cинxpoнизau и блока наращивания приоритета,, вход запуска которого соединен с входом установки 25 в 1 первого триггера г выходы элементов И группы соединены с информационными входами дешифратора, группа выходов которого является группой инфор мационных выходов блока нара)дивания -sf) приоритета, причем блок анализа приоритетов содержит Ы групп из L триг™ геров (L - количество входов в каждой группе информационных входов устройства) первую группу из L-1 элементов . задержки, трупп из L элементов задержки, первую группу из L-1 элемен тов HS N-i групп из L элементов И,

г

N элементов ИЛИ, причем М-й вход (, L-I) первой группы информационных входов блока приоритетов соединен с входом М-го элемента задержки первой группы, L-й вход первой группы информационных входов блока анализа приоритетов соединен,с входом установки в 1 L-ro триггера первой группы, вход сброса блока анализа приоритета соединен с входами установки в О триггеров К-й группы, вход блокировки блока анализа приоритетов соединен с первыми входами элементов И всех групп, выход М-го элемента задержки первой группы соединен с вторым входом М-то элемента -И первой группы, третий вход М-го элемента И первой группы соединен с инверсным выходом (М+1)-го триггера Ы-й группы, выход элемента И первой группы соединен с входом установки в 1 триггера первой группы, прямой выход (,L) триггера К-й группы соединен с Р-м входом К-го элемента ИЛИ, выход которого соединен с К-м выходом блока анализа приоритетов, Р-и вход А-й группы (,N) информационных входов соединен с вхо- дом элемента заде,ржки А-й группы, выход которой соединен с вторым входом Р-го элемента И. А- группы, выход которого соединен с входом установки в 1 Рто триггера А-й группы, инверсньй выход Р-го триггера i-й группы (,Ы-1) соединен с третьим входом Р-го элемента И (i+l) и группы.

l/f.z

f2

фигз

Sn

72 ti 2211 71, 22(z 72„ 72ii 71 г ФигЛ

atr,J ia fn2ff7