Динамическое запоминающее устройство с коррекцией ошибок Советский патент 1989 года по МПК G11C29/00 

информационный выход 16 и сопроволзда- ошибки устройства переется сигналом ошибки на выходе 21.

Если бит достоверности имеет единичное значение, то производится прямая передача считанной информации Через второй коммутатор 7 и регистр 5 числа на информационный выход 16 устройства. В случае обнаружения одиночной ошибки блоком 14 контроля по.: модулю два считанная информация со провождается сигналом ошибки на выходе 21 неисправимой ошибки устройства, . .

В режиме Регенерадия блок 12 управления сигналом с первого выхода подключает через первый коммутатор 6 на адресные входы накопителей 1 и 2 и вход дешифратора 11 содерзкимое счётчика 9. Под .воздействием сигналов с второго,.четвертого, пятого и шестого выходов блока 12 управления и сигналов с .выхода депшфратора 11 происходит считывание информации из накопителя 1 в блок 3 формирования синдрома ошибки через второй коммутатор 7 и считывание бита достоверности из накопителя 2.

Если считанный бит достоверности Имеет нулевое значение и отсутствует сигнал о неисправимой ошибке ,на выходе 21 устройства, то при появлении на входе признака корректируемой ошибки блока 12 улравяения сигнала одиночной ошибки производится коррекция информации блоком 3 формирования синдрома ошибки и запись откорректированных данных и контрольных разрядов в накопитель 1. При появлении сигиала о неисправимой ошибке сбойная ситуация сохраняется в накопителе 1.

Если считанный бит достоверности имеет единичное значение и отсутствует сигнал о неисправимой ошибке Hfi , выходе 21 признака неисправимой . ки устройства, формируемый в этом

20

25

30

запись отменяется для сохранения сбойной ситуации.

Таким образом, в устройстве во время регенера1:ц1и производится периодическое исправление одиночных ошибок при нулевом значении бита достоверности-, что исключает накопление ошибок сбойного характера, или восстановление контрольных разрядов по коду Хэмминга, ставших недействитель- после операции записи неполного слова, при единичном значении бита достоверности, с последующей установкой этого бита в нулевое со-. стояние. Это-позволяет вбитопнить операцию записи неполного слова за один цикл, что повьш1ает быстродействие устройства.

Формула изобретения

35-1 .. , ,. - ;

Динамическое запоминающее устройство с коррекцией ошибок, содержащее первый накопитель, регистр адреса,

40 счетчик, первый и второй коммутаторы, дешифратор, блок управления и первый регистр числа, вход которого является информадаонным входом устройства, а выход первого регистра числа соеди-

45 нен с первьм информационным входом второго коммутатора, выход которого подключен к первому информационному входу первого накопителя, адресный вход которого соединен с первым вы50 ходом первого коммутатора, второй выход которого подключен к первому входу дешифратора, выход которого соединен с входом выборки накопителя, вход регистра адреса является адрес55 ным входом устройства, выход регист- ра адреса подключен к первому информационному входу первого коммутатора, второй информационньй вход которого соединен с выходом счетчика, вход

запись отменяется для сохранения сбойной ситуации.

Таким образом, в устройстве во время регенера1:ц1и производится периодическое исправление одиночных ошибок при нулевом значении бита достоверности-, что исключает накопление ошибок сбойного характера, или восстановление контрольных разрядов по коду Хэмминга, ставших недействитель- после операции записи неполного слова, при единичном значении бита достоверности, с последующей установкой этого бита в нулевое со-. стояние. Это-позволяет вбитопнить операцию записи неполного слова за один цикл, что повьш1ает быстродействие устройства.

Формула изобретения

-1 .. , ,. - ;Динамическое запоминающее устройство с коррекцией ошибок, содержащее первый накопитель, регистр адреса,

счетчик, первый и второй коммутаторы, дешифратор, блок управления и первый регистр числа, вход которого является информадаонным входом устройства, а выход первого регистра числа соеди-

нен с первьм информационным входом второго коммутатора, выход которого подключен к первому информационному входу первого накопителя, адресный вход которого соединен с первым выходом первого коммутатора, второй выход которого подключен к первому входу дешифратора, выход которого соединен с входом выборки накопителя, вход регистра адреса является адресным входом устройства, выход регист- ра адреса подключен к первому информационному входу первого коммутатора, второй информационньй вход которого соединен с выходом счетчика, вход

.2

Изобретение относится к вычислительной технике, в частности к динамическим запоминающим устройствам (ДОЗУ) с коррекцией ошибок. Цель изобретения - повышение быстродействия ДОЗУ. Устройство содержит накопители 1 и 2, блок 3 формирования синдрома ошибки, регистры 4 и 5 числа, коммутаторы 6, 7 и 8, счетчик 9, регистр 10 адреса, дешифратор 11, блок 12 управления, формирователь 13 контрольных разрядов по модулю два и блок 14 контроля по модулю два. Запись полного слова в накопитель 1 сопровождается записью в него контрольных разрядов по модулю два и контрольных разрядов для коррекции ошибок и записью в накопитель 2 бита достоверности. Запись неполного слова в накопитель 1 осуществляется за один цикл и сопровождается записью в него контрольных разрядов по модулю 2 и записью в накопитель 2 инверсного значения бита достоверности. При считывании в зависимости от значения бита достоверности в работу включается блок 14 контроля по модулю два или блок 3 формирования синдрома ошибки. Во время регенерации в зависимости от значения бита достоверности происходит восстановление бита достоверности и правильных контрольных разрядов по коду Хэмминга или коррекция (при необходимости) одиночной ошибки и запись в накопитель 1 откорректированной информации. 2 ил.

Составитель А,Скороходов Редакто р М.Недолуженко Техред М.ХоданичКорректор Т.Малец

Заказ 6970/50

Тираж 55S

ВНИИЦИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное