Устройство для определения поврежденной фазы сети Советский патент 1989 года по МПК H02H3/16 

сг

%ЯЕВЗ

составляющей тока переходного процесса в течение времени, задаваемого одновйбратором 9 Измерение разностей между напряжениями опережающей фазы и двух других фаз осуществляетс компараторами 22, 23, 24 схемы сравнения 21 о Логические сигналы с выходов этих компараторов поступают на S-входы RS-триггерев о Однако логичес кая информация о соотношении между напряжениями фаз относительно земли воздействует на указанные триггеры лишь нри наличии прямоугольного импульса на выходе формирователя 10, генерирующего единичный импульс по заднему фронту выходного сигнала од- новибратора 9 При дуговом пробое изоляции сети во время заряда запоминающих конденсаторов 17, 18, 19 по

переднему фронту ш пульса тока нулевой последовательности формирователь 5 возвращает пусковой триггер в исходное состояние При этом блокируются в нулевом положении триггеры 25, 26, 27 и запрещается сигналом на вьг- ходе расширителя импульсов 11 переключение по S-входу пускового триггера на время существования единичного импульса на выходе одновибратора 9о Включение исполнительного органа, сопровождающееся переходным процессом, не вызьшает возврат устройства в исходное состояние, так как выходной логический сигнал элемента ИЛИ 31 с помощью элемента ЗАПРЕТ 6 блокирует прохождение импульсов формирователя .5 на R-вкод пускового триггера 8„ 11 3 о п. ф-лы, 1 ил с

Изобретение относится к электротехнике и предназначено для использования в электрических сетях с компенсацией емкостного тока. Цель изобретения - повышение селективности работы устройства при дуговых замыканиях фазы на землю. Поставленная цель достигается тем, что заряд запоминающих конденсаторов 17, 18, 19 разрешается пусковым триггером 8 посредством блокировочного транзистора 12 после затухания высокочастотной составляющей тока переходного процесса в течение времени, задаваемого одновибратором 9. Измерение разностей между напряжениями опережающей фазы и двух других фаз осуществляется компараторами 22, 23, 24 схемы сравнения 21. Логические сигналы с выходов этих компараторов поступают S-входы RS-триггеров. Однако логическая информация о соотношении между напряжениями фаз относительно земли воздействует на указанные триггеры лишь при наличии прямоугольного импульса на выходе формирователя 10, генерирующего единичный импульс по заднему фронту выходного сигнала одновибратора 9. При дуговом пробое изоляции сети во время заряда запоминающих конденсаторов 17, 18, 19 по переднему фронту импульса тока нулевой последовательности формирователь 5 возвращает пусковой триггер в исходное состояние. При этом блокируются в нулевом положении триггеры 25, 26, 27 и запрещается сигналом на выходе расширителя импульсов 11 переключение по S-входу пускового триггера на время существования единичного импульса на выходе одновибратора 9. Включение исполнительного органа, сопровождающееся переходным процессом, не вызывает возврат устройства в исходное состояние, так как выходной логический сигнал элемента ИЛИ 31 с помощью элемента ЗАПРЕТ 6 блокирует прохождение импульсов формирователя 5 на R - вход пускового триггера 8. 1 з.п.ф-лы, 1 ил.

Изобретение относится к. электротехнике и предназначено для использования в электрических сетях с компенсацией емкостного тока для определения поврежденной фазы сети.

Цель изобретения - повьш ение се- лективности работы устройства при дуговых замыканиях фазы на землю, повышение чувствительности защиты.

На чертеже приведена функциональная схема устройства о

Устройство содержит фильтр верхних частот, подключенный входом на ток нулевой последовательности сети, выход которого через последовательно соединенные преобразователь 2 тока в напряжение 2 и формирователь 3 прямоугольных импульсов включен к входам первого формирователя прямоугольного импульса по заднему фронту сигнала 4 и формирователя прямоугольного импульса по переднему фронту сигнала 5,Последний выходом присоединен к первому входу элемеЯ-та ЗАПРЕТ 6, соединенного выходом через первый элемент ШШ 7 с R-входом пускового RS-триггера 8 с логикой И по S-входу, первьй которого подключен к выходу формирователя 4, а его прямой выход через одновибратор 9 - к входам второго фор мирователя прямоугольного импульса по заднему фронту сигнала 10 и расширителя импульса 11 о Инверсный выход расширителя соединен с вторым 8-вхо

0

5

0

г

5

0

дом пускового RS-триггера 8 и с базой блокировочного транзистора.12, включенного эмиттером к общему проводу питания, а коллектором через резистор 13 и диоды 14, 15, 16 - к первым обкладкам запоминающих конденсаторов 17, 18, 19. Вторые обкладки запоминающих конденсаторов соединены с общим проводом питания, а первые - с выходом фильтра 20 фазных напряжений, выполненного по схеме ЗВ, и входами блока 21 сравнения, состоящего из трех компараторов 22, 23, 24.

RS-триггеры 25, 26, 27 с логикой И по 8 входам присоединены R-входами и инверсными В-входами к инверсному выходу пускового триггера 8, а прямыми S-входами - к выходу второго формирователя прямоугольного импульса по заднему фронту сигнала 10Л1ря- мые выходы указанных триггеров подключены к исполнительным органам 28 - 30 и входам второго элемента 2ИЛИ 31, выход которого включен к второму входу элемента ЗАПРЕТ. Кроме того5 триггер 25 прямыми В-входами соединен с выходами компараторов 23 и 24, а триггеры 26 и 27 включены соответственно инверсньми S-BXO- дами к выходам компараторов 22 и 23, триггер 27 подключен прямым 5-вхо- дом к компаратору 22 и инверсным S- входом к компаратору 24.

5

Устройство работает следующим образом,

В нормальном режиме работы сети в исходном состоянии находится пусковой RS-триггер 8, поэтому на базе транзистора 12 и первом S-входа пускового триггера присутствует ед1-5 ничный логический сигнал Транзистор

12открывается и с помощью резистора

13и диодов 14 - 16 шунтирует запоминающие конденсаторы 17 - 19 Одновременно единичньм логический сигнал на инверсном выходе пускового триггера 8 фиксирует триггеры 25, 27 в исходном состояниио В результате на выходе элемента 3 ИЛИ 31 устанавливается логический ноль, который снимает запрет на прохождение на S-вход пускового триггера 8 сигналов формирователя 5о

При металлическом замыкании на землю одной -ИЗ фаз сети, например фазы А, в начальньй момент времени в токе нулевой последовательности 3 1 появляются высокочастотная составляющая о Эта составляющая тока через фильтр 1 верхних частот поступает на последовательно соединенные преобразователь 2 тока в напряжение и формирователь 3 прямоугольного импульса В результате их действия на выходе элемента 3 появляется прямоугольньй импульс, длительность которого равна длительности существования в электрической сети переходного процесса

По переднему и заднему фронту указанного прямоугольного импульса формирователя 5 и 4 генерируют короткие прямоугольные импульсы Поэтому при возникновении переходного процесса прямоугольный импульс формирователя 5 поступает на R-вход пускового триггера 8. При этом состояние Tpjirrepa не изменяется, так как он находится в исходном состоянии.

Для исключения влияния переходного процесса на достоверность резуль- татов измерения напряжений относительно земли пусковой триггер переключается в единичное состояние формирователем 4 после затз; ания высокочастотной составляющей тока нулевой последовательности. В результате триггеры 25 - 27 деблокируются и запускается одновибратор 9

Единичный импульс на выходе од- новибратора 9 через расширитель I1

223416

импульсов закрьгоает транзистор 12, поэтому напряжение фаз А, В, С относительно земли поступает на запоми- с; нающие конденсаторы 17 - 19. После заряда конденсаторов в течение времени, равного длительности импульса одновибратора 9, формирователь 10 разрешает прохождение на S-входы

10 триггеров 25 - 27 выходных логических сигнглов схемы 21 сравнен тя.

При повреждении фазы А модуль напряжения на опережающей фазе и.,7,боль™ ше модуля напряжений поврежденной

15 ир,,,и отстающей Uj,, фаз. Следовательно, на прямых 8--входах триггера 25 появятся единичные сигналы, В то же время для срабатывания триггеров 26 к 27 необходимые условия отсутству20 ют, так как не выполняются соответствующие неравенства UQJ , Uo(} Uc-, и Ut,,, U,j, Ubj . В итоге в единичное состояние переключается только триггер 25, однозначно фикси25 руя поврежденную фазу.

Единичный сигнал на выходе триггера 25 вызывает срабатывание исполнительного органа 28 и блокирует переключение пускового триггера в исход30 нов состояние импульсами формирователя 5 о Включение исполнительного органа вызьшает переходные процессы в электрической сети, но наличие блокировки не вызьшает изменения состоя35 ния схемы устройства для определения поврежденной фазы сети Возврат схемы в исходное состояние осуществляется подачей единичного сигнала Сброс на второй вход элемента 2ИЛИ (7)

40

При дуговом однофазном замыкании

на землю устройство работает аналогично, если следующий дуговой пробой изоляции сети появится с интервалом, превьццающим время измерения, задаваемое с помощью одновибратора 9. Если же во время заряда запоминающих конденсаторов возникает очередной дуговой пробой, то формирователь 5 возвра5Q щает пусковой триггер 8 в исходное состояние. При этом единичным сигналом на инверсном выходе триггера 8 блокируются в исходном состоянии триггеры 25 - 27, а нулевым сигналом на

первом S-входе триггера 8 запрещается его переключение во время рабо.ты однови.братора 9, Б результате ложная информация о месте повреждения не поступает на S-вход триггеров 25 |27, что обеспечивает высокую селективность предлагаемого устройства

Ф о р м у л

изобретения

I 1, Устройство для определения по- |вреаденной фазы сети, содержащее |соединеннь Й с клеммами для подключения к сети фильтр фазных напряжений,, выполненньй по схеме ЗВ, блок сравнения, входы которого соединены с первыми обкладками трех запоминающих конденсаторов, вторые обкладки которых подключены к общему проводу источнш :а питания и эмиттеру блокировочного транзистора, исполнительные органы по числу фаз сети, диоды, резистор, о т л И ч а ю щ е е с я тем, что, с целью повьшения селективности работы устройства при дуговых замьжаниях фазы на землю, в Него введены фильтр верхних частот, преобразователь тока в напряжение, формирователь прямоугольных импульсов, первый и второй формирователи прямоугольных Ш1пульсов по заднему фронту сигнала, формирователь прямоугольного импульса по переднему фронту сигнала, логический элемент ЗА- . ПРЕТ, первый и второй логические элементы ИЛИ, пусковой RS-триггер с логикой Н по двум S-входам, одно- вибратор, расширитель импульса, RS- триггеры по числу фаз сети с логикой И по четырем S-входам, причем фильтр верхних частот подключен входом к датчику тока нулевой последовательности сети, введенному вновь, а выходом через последовательно соединен- ;ные преобразователь тока в напряже- iние и формирователь прямоугольного :и myльca включен к входам первого формирователя прямоугольного импульса по заднему фронту сигнала и формирователя прямоугольного импульса по переднему фронту сигнала, выходы которых присоединены соответственно к первому S-ВХОДУ пускового RS-тригге- ра и первому входу элемента ЗАПРЕТ., соединенного выходом через пёрвьй элемент 1-ШИ с R-входом пускового RSтриггера, прямой выход которого через одновибратор подключен к вхоа.а второго формирователя прямоугольког О импз льса по заднему фронту сигнала и расширителя импульса, инверсный выход которого соедкнеп со вторым З-входом пускового RS-тркггера и базой блокировочного транзистора, коллектор которого через резистор C je- динен с катодами трех диодов., аноды которых подключены соответственно к первым обкладкам запоминаюЕг,ик конденсаторов и выходам фильтра фазных

напряжений, первьш выход блока сравнения подключен к первому инверсному S-ВХОДУ второго К5 -триггера и первому прямому S-ВХОДУ третьего RS-TpHr гера, второй и третий выходы блока

сравнения соединены соответственно с первьяч прямым S-вк.одом первого RS- триггера и вторым инверсным S-входом второго RS-триггера,, со вторым прямым S-входом первого RS-триггера и

вторым инверсным S-входом третьего RS-TpHrrepaj третьи прямые S-входы первого, второго, третьего RS-триг- геров подключены к выходу второго формирователя прямоугольного импульеа по заднему фронту сигнала, а четвертые инверсные З зходы трех RS-. триггеров соединены с R-входами этих же триггеров и с инверсным выходом пускового RS-триггера, прямые выходы

первого,- второго и третьего RS-триг- геров подключены к соответствующему исполнительному органу и входам второго элемента ИЛИ; выход которого , подключен к второму входу элемента

ЗАПРЕТо

2о Устройство по п., о т л и - чающееся тем, что, с целью повышения чувствительности защиты, блок сравнения выполнен в виде трех

компараторов, прямые и инверсные входы каясдого из которых подключены соответственно к первым обкладкам второго и третьего, первого и третьего, первого и второго запоминающих конденсаторов, а выходы компараторов соединены с выходными клеммами блока сравнения