Ограничитель пускового тока инвертора Советский патент 1990 года по МПК H02M3/335 H02M7/5375 

Изобретение относится к электротехнике и может быть использовано в устройствах защиты инверторов напряжения с внешним возбуждением от перенапряжений на их входе,

Цель изобретения - обеспечение защиты инвертора от перенапряжений на его входе.

На фиг.1 приведена функциональная схема ограничителя; на фиг,2 - функциональная схема формирователя управляющих импульсов; на фнг.З - диаграммы, поясняющие работу ограничителя пускового тока.

Ограничитель пускового тока содержит коммутирующий транзистор 1 (фиг,1), резисторы 2-6, конденсатор 7, стабилитрон 8, управляющий транПервый выход делителя 11 напряжения подключен к прямому входу компаратора 12 выключения, инвертирующий

вход которого подключен к второму выходу делителя 11 и к прямому входу компаратора 13 включения, инвертирующий вход которого подключен к третьему выходу делителя 11, выходы компараторов включения 13 и выключения 12 подключены к входам элемента И 14, а выходы формирователя 15 управляющих импульсов подключены к управляющим входам инвертора 16.

Блок 10 управления не представляет технический трудностей для практической реализации Так, делитель 11 представляет собой набор из трех резистнвных делителей,, каждый из

Изобретение относится к электротехнике и может быть использовано в устройствах защиты инверторов напряжения с внешним возбуждением от перенапряжений на их входе. Цель изобретения - обеспечение защиты инвертора от перенапряжений. Цель достигается за счет того, что управляющие импульсы, включающие инвертор 16, формируются при напряжении на конденсаторе 7, не меньшем порога срабатывания компаратора 13 включения, соответствующего минимально необходимому напряжению включения инвертора 16, и не большем порога срабатывания компаратора 12 выключения, равного максимально допустимому входному напряжению инвертора 16, при котором последний нормально функционирует, а его технические характеристики соответствуют техническим условиям. 3 ил.

зистор 9 и пускового блок 10 управле- 20 которых состоит из двух последовательния, состоящий из делителя 11 напряжения, компараторов выключения 12 и включения 13 и последовательно соеди ненных элемента И 14 и формирователя 15 управляющих импульсов. Нагрузкой 25 ограничителя является входная силовая цепь инвертора 16 с внешним возбуждением, подключенная параллельно конденсатору 7, при этом инвертор 16 выполнен по двухтактной схеме.30

Транзистор 1 подключен коллектором к положительному выходу источника питания (U&(), а эмиттером - через первый резистор 2 к эмиттеру управляющего транзистора 9, к первому входу делителя 11 напряжения блока 10 управления, к отрицательному выводу дополнительного источника питания (Мдоп ) и к положительному выводу конденсатора 7, второй вывод которого соединен с отрицательным выводом источника UBx« Положительный вывод дополнительного источника питания идоп подключен через второй резистор 5 к базе коммутирующего транзистора 1 и к коллектору управляющего транзистора 9. Балластный резистор 3 подключен параллельно транзистору 1, Между эмиттером транзистора 1 и базой транзистора 9 включен третий резистор 6, Последовательная цепь из четвертого резистора 4 и стабилитрона 8 включена между коллектором транзистора 1 и базой транзистора 9, Между двумя другими входами делителя И напряжения блока 10 управления включен источник опорного напряжения U „я .

5

5 0

0

5

но соединенных резисторов. Первый и второй делители служат для формирования пороговых напряжений для ком- паратотэов II и 13, а третий делитель предназначен для преобразования высокого изменяющегося напряжения на конденсаторе 7 ограничителя в низкое изменяющееся напряжение с постоянным коэффициентом деления, подаваемое на вторые входы компараторов.

Делители выбраны так, чтобы опорное напряжение для компаратора 12 выключения было больше, чем опорное напряжение для компаратора включения. Тогда напряжение срабатывания компаратора 12 выключения всегда больше напряжения срабатывания компаратора 13 включения,

Формирователь i 5 функционально может состоять из последовательно соединенных релаксационного генератора 17, детектора 18 и генератора 19 импульсов (фиг.2),

Ограничитель работает следующим образом.

В исходном состоянии напряжение на клеммах UB, , идоп и Uon (фиг,1) равно нулю. В момент включения на

клеммы U

вх

U

дои

и Uon подается на-

0

пряжениеs причем . Вследствие того, что напряжение стабилизации, стабилитрона Ug намного меньше

U

ех

в цепи, образованной резисто5

ром 4, стабилитроном 8 и переходом база - эмиттер транзистора 9f течет ток, который переводит управляющий транзистор 9 в режим насыщения. В результате транзистор 9 зашунтирует переход база-эмиттер транзистора 1,

5

переведя его в закрытое состояние. Это соответствует началу первого этапа заряда конденсатора 7 (фиг.З, момент tu). Зарядной цепью на этом этапе является цепь, состоящая из резисторов 3 и 2 (фиг„1), причем значение сопротивления резистора 3 намного больше, чем резистора 2, и поэтому величина тока заряда конденсатора 7 на этом этапе в основном определяется резистором 3.

На делитель 11 блока 10 управления подается опорное напряжение Uuj, (входы 1 и 3) и напряжение с положительного вывода конденсатора 7 (вход 2). В соответствии с алгоритмом работы блока 10 управления, начиная с момента времени t0 и до момента нарастания напряжения на конденсаторе 7 до величины U8M (фиг.З, точка С), на выходах формирователя 15 блока 10 управления от сутствуют управляющие импульсы и инвертор 16 находится в выключенном состоянии. Это связано с тем, что пока напряжение на первом входе делителя 11 напряжения равно нулю или остается меньше значения U8KA напряжение на втором выходе делителя 11 напряжения остается меньше пороговых значений компараторов 12 и 13. При этом на выходе компаратора 12 выключения присутствует уровень логической единицы (фиг,3s), а на выходе компаратора 13 включения - уровень логического нуля (фиг.Зг).Элемент И находится в состоянии, при котором на его выходе - уровень логического нуля (фиг.Зд), запрещающий работу формирователя 15.

В конце первого этапа заряда конденсатора 7 (фиг.За, точка А) напряг- жение на конденсаторе превышает по крайней мере половину U&x,падение напряжения на резисторе 4 уменьшается и ток базы транзистора 9 начинает уменьшаться. При этом ток, протекающий в резисторе 5, начинает перераспределяться между цепью базы транзистора 1 и цепью коллектора транзистор 9. Вследствие этого транзистор 1 начинает постепенно открываться, а ток в нем растет (фиг.З, промежуток времени t, - 14) .

С момента открывания транзистора 1 (фиг.З, точка А) начинается второй этап заряда конденсатора 7. На этом этапе ток заряда определяется внут346826

ренним сопротивлением транзистора 1 и резистора 2. По достижении током,

протекающим в резисторе 2, значения г 10гр ( точка В) на нем создается падение напряжения, достаточное для прекращения процесса перераспределения тока, протекающего в резисторе 5, между транзистором 9 и базой

to транзистора I за счет тока, протекающего в.резисторе 6.

Вследствие этого в момент времени ta транзистор 1 переходит в режим ограничения тока, а транзистор 9 пере

15 ходит в линейный режим работы, В этих режимах транзисторы 1 и 9 находятся до окончания заряда конденсатора 7.

На интервале времени t t3 конденсатор 7 заряжается постоянным

0 током, а напряжение на конденсаторе 7 (в точке С) достигает уровня Uei,A. При этом напряжение на втором выходе делителя напряжения становится достаточным для срабатывания компарато-

25 ра 13 включения, на выходе которого формируется уровень логической единицы (фиг.Зг), вызывающий срабатывание элемента И, на выходе которого формит руется также уровень логической еди0 ницы (фиг.Зд), разрешающий работу формирователя 15 блока 10 управления, который начинает генерировать на выходах парафазные управляющие импульсы (фиг.Зе и ж), включающие ин35 вертор 16.

В формирователе 15 осуществляется гальваническая развязка между силовыми и управляющими входами инвертора,

о необходимая Для его нормальной работы. Развязка осуществляется путем преобразования логического сигнала с выхода элемента И 14 во входящем в функциональную схему формирователя 15

5 релаксационном генераторе 17 (фиг,2) в напряжение высокой частоты, передачи его через трансформатор и детек- тирования- детектором 18, с выхода которого первоначальный логический ,

0.сигнал воздействует на генератор 19,

Инвертор 16 в момент времени t3 начинает потреблять ток, что приводит к снижению крутизны заряда конденсатора 7, процесс заряда которого

е кончается в точке D, При этом напряжение на конденсаторе 7 достигает номинального значения UOHOM. В точке I) ток заряда конденсатора снижается до нуля и через транзистор 1 и ре

зистор 2 протекает ток IHOW который потребляет инвертор 16. На этом заканчивается второй этап заряда конденсатора 7.

Так как уровень тока, потребляемого инвертором 16, значительно ниже уровня ограничения I , падение на- пр;яжения на резисторе 2 в точке D снижается до значения, достаточного запирания транзистора 9, и весь ток, протекающий через резистор 5, тцчет в цепь базы транзистора 1. Вследствие этого транзистор 1 пере- хо|дит в режим насыщения. На этом заканчивается этап пуска, схема переходит в установившийся режим работы. В этом режиме ограничитель находится пр°и любых значениях напряжения на кон д нсаторе 7, т.е. , входного напряжения инвертора, лежащих между значениями

et( ис макс. Аоп

При возникновении перенапряжения

н4 входе ограничителя пускового тока, т|е. увеличения входного напряжения до уровня, при котором напряжение на конденсаторе 7 достигает значение U л макс.дйп при этом напряжение на вы 2 делителя 1 1 становится доста- тфчным для срабатывания компаратора 1 выключения, на выходе которого формируется уровень логического нуля (иг.Зв), вызывающий обратное переклю элемента И 14, на выходе которо гО формируется уровень логического нуля (фиг.Зд), запрещающий работу формирователя 15 управляющих импуль- с0в блока 10 управления. Таким обра- на управляющий вход инвертора 16 перестают подаваться управляющие ийпульсы и он оказывается выключенным После прекращения действия перенапряжения (фиг.За, точка F), т.е. при уменьшении входного напряжения инвертора до уровня максимально допустимо- г° ис«акс.доп напряжение на выходе 2 делителя 11 блока 10 управления уменьшается до уровня срабатывания компаратора 12 выключения, он возвращается в исходное состояние и инвертор 16 снова включается в работу. При дальнейшем снижении напряжет, на конденсаторе 7 до значения Uа«л (фиг.З, точка К) и ниже, что может лроизойти в случае уменьшения напряжения Uex или при коротком замыкании на выходе ограничителя, напряжение На выходе 2 делителя 11 снижается до значения, достаточного для возвраще

Q . л

5

5

0

5

ния компаратора I3 включения в исходное состояние (фиг.Зг), на его выходе формируется уровень логического нуля, который передается через элемент И 14 на вход формирователя управляющих импульсов 15 и вызывает снятие управляющих импульсов с инвертора 16 и, таким образом, его выключение,

Для большинства распространенных , инверторов напряжения (кроме одно- тактных) амплитуда напряжения на его силовых ключах, работающих в режиме переключений, т.е. во включенном состоянии инвертора, по крайней мере в два раза больше, чем амплитуда напряжения на закрытых ключах, т.е. в выключенном состоянии инвертора, что обусловлено спецификой работы инвертора и наличием индуктивностей рассеяния силового трансформатора. Поэтому в предлагаемом устройстве при возникновении перенапряжений на входе работающего инвертора 16 при его выключении (отсутствии управляющих импульсов) амплитуда напряжения на силовых ключах инвертора уменьшается вдвое, тем самым защищая ключи от вторичного пробоя, В однотактных же инверторах в выключенном состоянии амплитуда напряжения на его силовом ключе и вовсе равна нулю.

Такой способ защиты инвертора от перенапряжений на входе эффективен при входных напряжениях от до Чгном гДе И ном номинальное значение входного напряжения, которое реально может иметь место в существующих электрических сетях.

Предлагаемое устройство сохраняет качества известного, заключающиеся в том, что при высоком входном напряжении исключается выделение большой мощности рассеяния в цепи заряда конденсатора 7 на первом этапе пуска за счет исключения протекания через эту цепь тока нагрузки и большой мощности рассеяния в цепи заряда конденсате ра 7 на втором этапе пуска за счет того, что транзистор 1 включается тогда, когда напряжение на нем становится по крайней мере меньше половины входного напряжения, а постепенно нарастающий ток транзистора 1 достигает максимального значения 1огр тогда, когда напряжение между его коллектором и эмиттером становится малым в сравнении с Uex.

Предлагаемое устройство приобретает новое качество, заключающееся в том, что при высоких входных напряжениях, превышающих допустимое для инвертора 16, т,е. когда возникает перенапряжение на входе инвертора, блок 10 управления выключает инвертор и тем самым, как было показано, защищает его.

Формула изобретения

Ограничитель пускового тока инвертора, содержащий включенную между положительным и отрицательным выводами источника питания цепь из последовательно соединенных коммутирующего транзистора, первого резистора и конденсатора, выводы которого пред- назначены для подключения к силовым входам инвертора, последовательную цепь из второго резистора и управляющего транзистора, подключенную к

выводам дополнительного источника пи- 25 входам инвертора, отличаю- тания, третий резистор, включенный между эмиттером коммутирующего транзистора и базой управляющего транзистора, коллектор которого соединен с базой коммутирующего транзистора, 30 балластный резистор, включенный параллельно коммутирующему транзистору цепь из последовательно соединенных четвертого резистора и стабилитрона,

щ и и с я тем, что, с целью обесп чения защиты от перенапряжений на входе инвертора, введен элемент И, а порог срабатывания компаратора в ключения выбран равным максимально пустимому входному напряжению инве тора, причем первый и второй входы элемента И соединены с выходами ко раторов выключения и включения

включенную между коллектором коммути- 35 (Соответственно, а выход - с входом рующего и базой управляющего транзис- формирователя управляющих импульсов.

0

5 0

торов, причем анод стабилитрона соединен с базой управляющего транзистора, эмиттер которого соединен с общей точкой первого резистора и конденсатора, пусковой блок управления, содержащий делитель напряжения, первый и второй входы которого соединены с положительным и отрицательным выводами источника опорного напряжения, третий вход - с эмиттером управляющего транзистора, первый выход соединен с прямым входом компаратора выключения, второй - с инверсным входом компаратора включения, порог срабатывания которого выбран равным минимально необходимому напряжению включения инвертора, инверсный и прямой выходы компараторов выключения и включения соответственно соединены с третьим выходом делителя напряжения, формирователь управляющих импульсов, выходы которого предназначены для подключения к управляющим

входам инвертора, отличаю-

щ и и с я тем, что, с целью обеспечения защиты от перенапряжений на входе инвертора, введен элемент И, а порог срабатывания компаратора выключения выбран равным максимально допустимому входному напряжению инвертора, причем первый и второй входы элемента И соединены с выходами компараторов выключения и включения

€ыход1

Я/г.2

%/

Ж

t{ 3 5

WU2.3

f

Ъ t