Стабилизатор постоянного напряжения Советский патент 1990 года по МПК G05F1/56 

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания радиоэлектронной аппаратуры.

Цель изобретения - повышение динамической стабильности выходно- i го напряжения стабилизатора путем

снижения времени переходного процесса при скачкообразных изменениях тока нагрузки.

На чертеже представлена электрическая схема стабилизатора постоянного напряжения.

Стабилизатор постоянного напряжения содержит составной регулирующий транзистор 14 состоящий из силового и согласующего транзисторов, ис- точит 2 опорного напряжения, усилитель 3 сигнала рассогласования, первую 4 и вторую 5 схемы управления, делитель б выходного напряжения, повторитель 7 тока, с первого по четвер- тый транзисторы 8-И, с первого по третий резисторы 12-14. Регулирующий транзистор 1 подключен между входной 15 и выходной 16 шинами, целитель 6 выходного напряжения - между вы- ходной 36 и общей шинами, источник 2 опорного напряжения и усилитель 3 сигнала рассогласования по цепи питания включены между входной 15 и общей шинами, выход источника 2 опорного напряжения подключен к неинвертирую- шему входу усилителя 3 сигнала рассогласования, инвертирующий вход которого соединен с выходом делителя 6 выходного напряжения, а выход - с базой согласующего транзистора, с коллектором транзистора 10 и с выходом повто-- рителя 7 тока, общий вывод которого подключен к входной шине 15, а управляющий вход - к первому выходу схемы 4 управления, второй выход которой соединен с эмиттером транзистора 8, коллектор которого подключен к базе третьего транзистора 10 и коллектору транзистора 9а эмиттер которого через резистор 12 соединен с общей шиной и с эмиттерами транзисторов 10 и 11, база транзистора 9 соединена с выходом схемы 5 управления, резистор 13 первым выводом подключен к ба- зе транзистора 11, а резистор 14 - между базой силового транзистора и выходной шиной 16, соединенной с коллектором транзистора 11. Стабилизатор содержит также с пятог о по вось- мой транзисторы 17-20, диод 21. Транзисторы 8 и 9 выполнены двухколлектор ными, а повторитель 7 тока выполнен с тремя выходами, причем второй вы

ход повторителя 7 соединен с базой

50

транзистора 17 которая через диод 21 соединена с выходной шиной 16, третий выход - к эмиттерам транзисторов 17 и 18, база транзистора 18 подключена к базе силового транзистора, а коллектор - к базе транзистора 11 и к коллектору транзистора 20, база которого соединена с базой и коллектором транзистора 1 9 и с коллектором транзистора

17, эмиттеры транзисторов 19 и 20 подключены к общей шине, второй вывод резистора 13 подключен к объединенным вторым коллекторам транзисторов 8 и 9.

Стабилизатор работает следующим образом.

Пусть ток нагрузки ц скачкообразно изменяется от своего максимального значения н МЙ((С до минимального, соответствующего холостому ходу

$ 0 5 0 ,с

5

0

-

на выходе стабилизатора, I

«.«(ЛИ

0.

Предполагается, что нагрузка стабилизатора носит емкостный характер.

В начальный промежуток времени после скачкообразного снижения тока нагрузки коллекторный ток силового регулирующего транзистора 1 не уменьшается и, следовательно, ток на выходе стабилизатора сохраняет свое мак- симальное значение (IbWMOKC 1„.иаКс ) Это объясняется инерционностью канала обратной связи (усилителя сигнала рассогласования) , которая особенно сильно проявляется при наличии, корректирующих конденсаторов. Выходной ток стабилизатора приводит к излишнему накоплению заряда на конденсаторе 22 нагрузки и появлению выброса на начальном участке переходного процесса,

Далее должен происходить разряд конденсатора нагрузки. Выходной регулирующий транзистор 1 обеспечить этот процесс не может, так как позволяет реализовать лишь одно (в данном случае втекающее) направление выходного тока. Под воздействием сигнала обратной связи через делитель 6 выходного напряжения и усилитель 3 сигнала рассогласования регулирующий транзистор 1 закрывается (переходит в режим отсечки).

До тех пор, пока регулирующий транзистор находится .в, активном режиме, т.е. в его эмиттерной цепи протекает ток, транзистор 18 закрыт напряжением резистора 14. Выходной ток источника 7 тока протекает по цепи транзисторов 17 и 19 и обеспечивает запирание транзистора 11. Как только закрывается регулирующий транзистор, выходной ток источника 7 тока поступает в базу транзистора 11 и открывает его. В эмиттерной цепи транзистора 11 появляется ток. Этот ток форсирует разряд конденсатора 22 нагрузки и снижает-длительность переходного процесса.

При скачкообразном увеличении тока нагрузки переходный процесс на выходе стабилизатора протекает сравнительно быстро, так как в этом случае регулирующий транзистор 1 обеспечивает отработку всех измене- нкй выходного тока.

При появлении на управляющем входе второй схемы 5 управления сигнала отключения стабилизатора транзистор 9 (ранее находящийся в насыщении) запирается, В результате этого транзистор 8 обеспечивает отпирание транзисторов 10 и 11, а регулирующий транзистор 1 и выход 16 стабилизатора шунтируются. При отсутствии сигнала отключения резистор 13 развязывает сигналы управления со стороны цепи нелинейной коррекции и схемы 5 управления,

Таким образом, предлагаемый стабилизатор по сравнению с известным имеет меньшее (в десятки раз) время переходного процесса при сбросе нагрузки и, следовательно, обладает повышенной динамической стабильностью выходного напряжения.

Формула изобретения

Стабилизатор постоянного напряжения, содержащий составной регулирующий транзистор, состоящий из силового и согласующего транзисторов, источник опорного напряжения, усилитель сигнала рассогласования, первую и вторую схемы управления, делитель выходного напряжения повторитель тока, первый, второй, третий и четвертый транзисторы, первый, второй и третий резисторы, причем регулирующий транзистор включен между входной и выходной шинами, источник опорного напряжения и усилитель сигнала рассогласования по цепи питания включены между входной и общей шинами, выход источника опорного напряжения подключен к неинвертирующему входу усилителя сигнала рассогласования, инвертирующий вход которого соединен с выходом делителя

5

0

5

выходного напряжения, а выход - с базой согласующего транзистора, с коллектором третьего транзистора и с вы , ходом повторителя тока, общий вывод которого подключен к входной шине, а управляющий вход - к первому выходу первой схемы управления, второй выход которой соединен с эмиттером первого

транзистора, третий выход - с базой первого транзистора, коллектор которого подключен к базе третьего и к коллектору второго транзисторов, эмиттер второго транзистора через первый резистор соединен с общей шиной и с эмиттерами третьего и четвертого транзисторов, база второго транзистора соединена с выходом второй схемы управления, второй резистор первым выводом подключен к базе четвертого транзистора, а третий резистор - между базой и эмиттером силового транзистора, который эмиттером подключен к выходной шине, соединенной с коллектором четвертого транзистора, отличающийся тем, что, с целью улучшения динамической стабильности устройства, в него введены пятый, шестой, седьмой и восьмой

0 транзисторы, диод, первый и второй транзисторы выполнены двухколлектор- ными, а повторитель тока выполнен с тремя выходами, причем второй выход повторителя тока соединен с базой

5 пятого транзистора, которая через диод соединена с выходной шиной, третий выход повторителя тока подключен к эмиттерам пятого и шестого транзисторов, база шестого транзисто-

0 Ра подключена к базе силового транзистора, коллектор шестого транзистора подключен к базе четвертого транзистора и к коллектору восьмого транзистора, база которого соединена с

5 базой и с коллектором седьмого транзистора и с коллектором пятого транзистора, эмиттеры седьмого и восьмого транзисторов подключены к общей . шине, второй вывод второго резистора

0 подключен к объединенным вторым коллекторам первого и второго транзисторов .

+

Изобретение относится к электротехнике и может найти применение в устройствах вторичного электропитания радиоэлектронной аппаратуры. Цель изобретения - улучшение динамической стабильности путем снижения времени переходного процесса на выходе устройства при скачкообразных изменениях тока нагрузки. Поставленная цель достигается тем, что в стабилизатор постоянного напряжения, содержащий составной регулирующий транзистор, включенный между входной и выходной шинами, база которого соединена с выходом усилителя сигнала рассогласования, управляющие входы которого соединены с источником опорного напряжения и делителем выходного напряжения, узлы задания статического режима, шунтирующий транзистор, выходная цепь которого подключена параллельно выходу стабилизатора, а входная цепь - к узлу включения стабилизатора, введен дифференциальный усилитель на четырех транзисторах с активной нагрузкой и диод, причем один вход дифференциального усилителя подключен к базе силового регулирующего транзистора, а другой вход, к выходной шине через диод и к узлу задания статического режима, с которым также соединена цепь питания дифференциального усилителя, выход которого подключен к входу шунтирующего транзистора. Это позволяет контролировать состояние регулирующего транзистора и тем самым при скачкообразных изменениях нагрузки осуществлять быстрый перезаряд емкости нагрузк

Составитель Б.Бсин

Редактор М.Петрова

Техред Л.Олийнык Корректор С.Шекмар

Заказ 218Тираж 641Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101