Устройство для сопряжения ЦВМ с группой абонентов Советский патент 1990 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано для построения систем обмена данными в информационно-вычислительных комплексах.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная схема устройстваJ на фиг.2-12 - соответственно схемы блока связи с ЦВМ, блока связи с абонентами, блока формирования сдвинутых импульсов, шифратора, обратимого преобразователя последовательного кода в параллельный, блока прерывания, регистра ука- закий, блока синхронизации выдачи, блока синхронизации приема, второго коммутатора, третьего комктгатора

на фиг. 13-16 - временные диаграммы выполнения процедур соответственно приема команды от ЦВМ и выдачи ее абоненту, приема байта состояния от абонента и выдачи его в ЦВМ, выдачи блока данных из буферной памяти або- ненту, приема блока данных от абонента и записи в буферную память.

Устройство содержит (фиг. 1) блок 1 связи с ЦВМ, блок 2 связи с абонентами, блок 3 формирования сдвинутых импульсов, шифратор 4, обратимый преобразователь 5 последовательного кода в параллельный, первый счетчик 6, блок 7 прерывания, элемент ИЛИ 8, регистр 9 указаний, блок 10 синхронизации выдачи, блок 11 синхронизации приема, первый 12, второй

СП ЈЛ

со

4ь CD

13 и третий 14 коммутаторы, буферную память 15, второй 16 и третий 17 счетчики, триггер 18, первый 19 и второй 20 дешифраторы, первый 21 и второй 22 сумматоры по модулю два, элементы ИЛИ 23-28, элемент ИЛИ-НЕ 2 второй 30, третий 31 и первый 32 од- новибраторы и элемент И 33. Блок 1 связи с ЦВМ имеет входы 34-42, вы- ходы 43-55 и вход-выход 56, блок 2 связи с абонентами - входы 57-63, выходы 64-67 и вход-выход 68, блок

3формирования сдвинутых импульсов - входы 69-72 и выходы 73-75, шифратор

4- входы 76-82 и выходы 83-86, обратимый преобразователь 5 последовательного кода в параллельный - входы 87-95 и выходы 96-99, первый счетчик

6 - выходы 100 и 101, блок 7 прерывания - входы 102-116 и выходы 117 и 118, регистр 9 указаний - входы 119- 124 и выходы 125-128, блок 10 синхронизации выдачи - входы 129-133 и выходы 134-137, блок 11 синхроназации приема - входы 138-143 и выходы 144- 147, второй коммутатор 13 - входы 148- 153, а третий коммутатор 14 - входы 154-160. На фиг. 1 показаны также шины выборки 161, подтверждения 162, записи 163, чтения 164, первого синхросигнала 165, второго синхросигнала 166, адреса 167, данных 168, ошибки 169, начальной установки 170 и прерывания 171, первая шина 172

тактовых импульсов, вторая шина 173 тактовых импульсов и линия 174 связи с абонентами.

Блок 1 связи с ЦВМ содержит (фиг.2 группы 175 и 176 элементов И, де- шифраторы 177 и 178, приемники 179 и 180, элементы И 181-184, приемники 185 и 186, триггер 187, одновибратор 188, сумматор 189 по модулю два, элемент НЕ 190, передатчики 191 и

192, элементы ИЛИ 193 и 194, сумматоры 195 и 196 по модулю два, мультиплексор 197.

Блок 2 связи с абонентами содержит (фиг. 3) регистр 198, группу 199 элементов И, дешифратор 200, группу приемопередатчиков 201,,-201g, мультиплексоры 202 и 203, группу триггеров 204,,-204 g, группу элементов И 205&, группу элементов НЕ 20&,,-206g, элементы И 207 и 208, элемент ИЛИ 209 и элемент НЕ 210. На фиг. 3 показана также шина 211 нулевого уровня.

Блок 3 формирования сдвинутых импульсов содержит (фиг. 4) элемент И 212, счетчик 213, имеющий первый 214 и второй 215 выходы, элементы НЕ 216 и 217, одновибратор 218 и элементы И-ИЛИ-НЕ 219 и 220.

Шифратор 4 содержит (фиг. 5) одно- вибраторы 221 и 222, элементы И 223, и 224 и элемент ИЛИ 225.

Обратимый преобразователь 5 последовательного кода в параллельный содержит (фиг. 6) элементы И 226 и 227, элементы ИЛИ 228 и 229, триггер 230, сумматоры 231 и 232 по модулю два, сдвиговый регистр 233, который имеет вход 234 данных, вход 235 управления режимом и вход 236 синхронизации.

Блок 7 прерывания содержит (фиг.7) элементы ИЛИ 237-241, элементы И 242-244, элемент НЕ 245, триггер 246, счетчик 247, элемент ИЛИ 248, триггеры 249 -2495. На фиг. 7 показана также шина 250 нулевого уровня.

Регистр 9 указаний содержит (фиг.8 элемент И 251, элемент ИЛИ 252 и группу триггеров ..

Блок 10 синхронизации выдачи содержит (фиг. 9) элементы И 254 и 255, элементы ИЛИ 256-258, триггеры 259 и 260, элемент НЕ 261 и одновибратор 262.

Блок 11 синхронизации содержит (фиг. 10) триггеры 263-265, элементы И 266 и 267 и элементы ИЛИ 268 и 269.

Второй коммутатор 13 содержит (фиг. 11) элемент НЕ 270, элементы И- НЕ 271-274 и мультиплексор 275, имеющий первый 276 и второй 277 входы управления и первый 278, второй 279 и третий 280 информационные входы.

Третий коммутатор 14 содержит (фиг. 12) элемент НЕ 281, элементы И-НЕ 282-285 и мультиплексор 286, имеющий первый 287 и второй 288 входы управления и информационные входы 289-292 с первого по четвертый соответственно.

На временной диаграмме выполнения процедуры приема команды от ЦВМ и выдачи ее абоненту показаны (фиг. 13) сигналы 293 на выходе 97 преобразователя 5J 294 на выходе 214 и 295 на выходе счетчика 213 (фиг. 4)| 296 на выходе элемента 219 и 297 на выходе элемента 220 (фиг. 4) и 298 на входе- выходе 68 блока 2 связи с абонентом.

На временной диаграмме выполнения процедуры приема байта состояния от абонента и выдачи его в ЦВМ показаны (фиг. 14) сигналы 299 на входе-выход 68, 300 на выходе 66 и 301 на выходе 65 блока 2 связи с абонентами} 302 на выходе 85 и 303 на выходе 84 шифр jropa 4J 304 на выходе 144 блока 11 синхронизации приема} 305 на выходе 97 преобразователя 5J 306 на выходе 100 счетчика 6 и 307 на выходе 83 ширатора 4.

На временной диаграмме выполнения процедуры выдачи блока данных из буферной памяти абоненту показаны (фиг. 15) сигналы 308 на первой шине 172 тактовых импульсов , 309 на выходе 17 регистра 8 указаний} 310 на выходе 136 311 на выходе 135 312 на выходе 137{313 на выходе 134 блока 10 сихронизации выдачи; 314 на выходе 100 счетчика 6, 315 на выходе третьего счетчика 17J 316 на выходе 98 преобразователя 5.

На фиг. 15 отмечены временные интервалы 317 чтения буферной памяти 15 и записи в сдвиговый регистр 233 (фиг.6) преобразователя 5} 318 выда- чи в линию, 319 выполнения указанных действий с первым байтом данных;1 320 вторым и последующими байтами даных, 321 предпоследним байтом данных и 322 последним байтом данных.

На временной диаграмме выполнения процедуры приема блока данных от абонента и записи в буферную память (фиг. 16) показаны сигналы 323 на выходе 144 блока 11 синхронизации приема 324 на выходе 101, 325 на выходе 100 счетчика 6J 326 на выходе 97 преобразователя 5, 327 на выходе 146 328 на выходе 147 блока 11 синхронизации приема 329 на выходе 83; 330 на выходе 86 шифратора 4J 331 на выходе 145 блока 11 синхронизации приема.

Блок 1 связи с ЦВМ служит для приема информации от ЦВМ и формирования управляющих сигналов для записи этой информации в адресуемые элементы памяти устройства, а также для формирования сигналов управления чтением информации из адресуемых элементов памяти устройства и передачей этой информации в ЦВМ.

Блок 2 связи с абонентом служит для организации взаимодействия уст1

0

5

Q

ройства с линией 174 связи с абонентами. В этом блоке разряды (0-2) ре-- гистра 198 определяют адрес выбранного абонента (с 0 по 7). Разряд (3), на фиг. 3 подключенный к входу элементов 199, 210, 207 и 208, служит для отличия сброшенного состояния регистра 198 от значения адреса 0 (в сброшенном состоянии значения разрядов (0/3) равны нулю, а для значения адреса 0 значение разряда (3) равно единице) .

Блок 3 формирования сдвинутых им5 пульсов служит для формирования двух последовательностей однополярных импульсов из информации, поступающей из преобразователя 5, для дальнейшей выдачи в блок 2 связи с абонентами. Здесь счетчик 13 работает в режиме делителя частоты, например, на 4 (выход 214) и 8 (выход 215) в зависимости от соотношения частоты следования тактовых импульсов с шины 172 и частоты следования и длительности битов информации, предаваемой абоненту.

Шифратор 4 служит для промежуточного преобразования принятой информации при выдаче ее в преобразователь 5 и ее распознания (байт данных или байт состояния).

Обратимый преобразователь 5 последовательного кода в параллельный служит для приема от блока 1 связи с ЦВМ байта информации в параллельном коде, формирования 10-разрядного слова и выдачи его в последовательном коде в блок 3 формирования сдвинутых

Q импульсов, а также для приема информации в последовательном коде из шифратора 4, контроля и выдачи ее в блок 1 связи с ЦВМ в параллельном коде. Здесь управление режимом сдвигового

5 регистра 233 осуществляется сигналом на входе 235 (запись при единичном значении и сдвиг при нулевом), а информация заносится либо в последовательном коде с входа 234,либо в параллельном коде с выходов элементов 230 и 231 и входа 95. Сумматор 231 по модулю два формирует разряд, дополняющий информацию, заносимую в регистр 233, до нечетности.

Счетчик 6 имеет выход 100 переполнения (равно 10) и выход 101 Равно 4. Блок 7 прерывания служит для формирования сигнала Прерывание в ЦВМ.

0

5

0

5

Регистр 9 указаний служит для задания нулевого адреса буферной памяти 15, режима кодопреобразования и запуска процедур выдачи блока данных из буферной памяти 15 абоненту и приема блока данных от ЦВМ и записи в буферную память 15.

Блок 10 синхронизации выдачи служит для синхронизации работы устрой- J ства в режиме выдачи информации в линию 174 связи с абонентами.

Блок 11 синхронизации приема служит для синхронизации работы устройства в режиме приема информациииз линии( 174 связи с абонентами.

Буферная память 15 имеет адресный вход, подключенный к выходу счетика 16, и вход управления режимом, подключенный к выходу элемента ИЛИ 27.2

Дешифраторы 19 и 20 представляют собой, например, ПЗУ.

Устройство работает следующим образом.

Перед началом работы сигналом на шине 170 начальной установки все элементы памяти устройства сбрасываются в исходное состояние.

ЦВМ с блоком 1 связи с ЦВМ обменивается данными в параллельном коде 3 шириной, например, 8 битов и служебными сигналами. Обмен с абонентами, осуществляется в последовательном коде, например, 10-битными словами. Инициация работы устройства произво- 3 дится как от ЦВМ (при выполнении команд) , так и от абонентов при поступлении сигналов Вызов для обслуживания абонента.

Для взаимодействия с устройством 4 ЦВМ выставляет сигнал Выборка на шине 161 выборки. Сигнал Выборка поступает на входы групп, 175 и 176 элементов И и элементов И 181 и 182 и на вход одновибратора 188, который 4 формирует сигнал Подтверждение в шину 162 подтверждения. Появление сигнала Подтверждение сообщает ЦВМ, что устройство подключено. Сигнал Выборка разрешает прохождение адреса, 5 данных и сигналов Запись и Чтение.

Устройство имеет ряд адресуемых элементов памяти: буферную память 15, триггер 18, а также элементов памяти в блоках: блдке 2 связи t або- , нентами - регистр 198, преобразователе 5 - сдвиговый регистр 233, блоке 7 прерывания - триггеры 2494-249«;; образующие регистр состоянияj регистре 9 указаний - группу триггеров 2534, блоке 2 связи с абонентами - группу триггеров 204 -204а, образующую регистр вызовов. Блок 1 связи с ЦВМ осуществляет взаимодействие ЦВМ с устройством через адресуемые элементы памяти.

В процедуре записи на вход 34 блока 1 поступает адрес элемента памяти, а на вход-выход 56 - информация для записи в адресуемый элемент памяти. Адрес проходит через приемники и поступает на вход дешифратора 177 и сумматора 189 по модулю два. Информация для записи проходит через приемник 180 и поступает на вход сумматора 189 по модулю два и входы элементов 2,9,12,13 и 19.Сумматор 189 по модулю два осуществляет контроль по четности адреса и информации и в случае ошибки выдает сигнал Запись, который проходит через приемник 185 и поступает на вход элемента И 183. По синхросигналу с входа 41 через элемент И 183 устанавливается триггер 187. Сигнал с выхода триггера 187 поступает на управляющий вход дешифратора

J77. На выходах дешифратора 177 появляются сигналы управления записью

в триггеры . (регистр 9), в регистр 198 (блок 2), в буферную память 15 (поступающий в блоки и элементы 13, 27, 31 и 33), в сдвиговый регистр 233 (поступающий на вход 94 преобразователя 5 через блок 10). Сброс триггера 187 осуществляется по синхросигналу на входе 42.

В процедуре чтения элементов памяти устройства на вход 34 блока 1 поступает адрес элемента памяти, на вход 36 - сигнал Чтение. Адрес проходит через приемники и поступает на вход дешифратора 178, а также на вход сумматора 189 по модулю два, где контролируется на четность. Сигнал Чтение проходит через приемник 186 и поступает на управляющий вход дешифратора 178, на выходах которого появляются сигнал управления чтением сдвигового регистра 233, который поступает на вход 155 коммутатора 14, сигнал управления чтением буферной памяти 15, который поступает на входы . узлов 4, 7, 14, 26 и 28, сигнал управления чтением триггера 18, сигнал управления чтением регистра 249,-2495 состояния, который поступает на вход

102 блока 7 прерывания, сигнал управления чтением триггеров 204 -204g, который поступает на вход 58 блока 2, а также на входы элемента ИЛИ 193 и мультиплексора 197 в блоке 1.

На вход мультиплексора 197 в процедуре чтения поступает информация с выхода регистра 249(-2495 состояния (от блока 7) и информация с выхода триггеров 2044-204g (от блока 2). С выхода мультиплексора 197 информация поступает на вход передатчика 191, выходы имеют третье состояние и соединяются с двунаправленными входами- выходами 56. Управление передатчиком осуществляется с выхода элемента ИЛИ

193,на вход которого поступают сигt налы управления чтением регистра 249,- 24$5 состояния и триггеров 204(-204R с выходов дешифратора 178. На вход передатчика 192 поступает информация с выхода коммутатора 14. Выходы передатчика 192 имеют третье состояние и управляются с выхода элемента ИЛИ

194,на вход которого поступают сигналы управления чтением сдвигового регистра 233, буферной памяти 15 и триггера 18 с выходов дешифратора

178. В передатчиках 191, 192 информа- ция дополняется контрольным разрядом до четности.

Обмен абонентами осуществляется в последовательном коде 10-битными словами. Каждый бит информации представляет собой двуполярный импульс, придем единичному значению импульса qo- ответствует последовательное чередование положительного и отрицательного полупериодов, нулевому значению чередование отрицательного и положительного полупериодов. Первым в линию передается бит-идентификатор, затем младшим разрядом вперед - байт Информации и последним - конт- рольный разряд, дополняющий информацию до нечетности. При передаче в линию команды, а также последнего байта данных, бит-идентификатор равен 1, при передаче прочих данных -

О.

Первым из линии передается бит- идентификатор, затем младшим разрядом вперед - байт информации и последним - контрольный разряд. При при- еме из линии байта состояния терминала бит-идентификатор равен 1, при приеме данных бит-идентификатор равен О. От ЦВМ в устройство посту

10

15

20

5934910

пают команды управления, записи и чтения.

Алгоритм выполнения команд управления следующий.

Устройство, получив команду от ЦВМ, посыпает ее абоненту. Абонент распознает команду управления, отрабатывает ее и присылает в устройство байт состояния. Устройство организует выдачу байта состояния в ЦВМ.

Алгоритм выполнения команд записи следующий.

Под управлением ЦВМ осуществляется предварительная запись блока данных в буферную память 15 устройства. После этого ЦВМ осуществляет запись команды в устройство. Устройство, получив команду, организует выдачу ее абоненту. Абонент распознает команду записи, настраивается на прием данных и присыпает байт состояния. ройство передает байт состояния в ЦВМ. После этого блок данных из бу- 25 ферной памяти 15 выдается абоненту. Абонент, получив последний байт данных, выдает байт состояния в устрой0

5

5

0

ство, которое выдает байт состояния в ЦВМ.

Алгоритм выполнения команд чтения следующий.

Устройство, получив команду от ЦВМ, выдает ее абоненту. Абонент распознает команду чтения и выдает данные и байт состояния. Происходит запись данных в буферную память 15 и байта состояния в сдвиговый регистр 233. Байт состояния выдается в ЦВМ. В случае благоприятного байта состояния ЦВМ выполняет чтение блока данных из буферной памяти 15.

Таким образом, выполнение команд для устройства разделяется на следующие процедуры:

прием команды от ЦВМ и выдача ее абоненту;

прием байта состояния от абонента и выдача его в ЦВМ}

прием блока данных от ЦВМ и запись в буферную память 15;

выдача блока данных из буферной памяти 15 абоненту{

прием блока данных от абонента и запись в буферную память 15}

выдача данных из буферной памяти 15 в ЦВМ.

Процедура приема команды от ЦВМ и выдачи ее абоненту выполняется следующим образом.

ЦВМ осуществляет выбор направления на которое будет ввдана команда. Для на вход 34 выставляется адрес на вход 56 - информа- регистр 198, предэтого на вход регистра 198, ция для записи в ставляющая собой 1 в разряде (0) и код адреса абонента (с 0 по 7) в разрядах (1-3), на вход 35 - сигнал Запись, а на входы 41 и 42 - синхросигналы С1 и С2. От блока 1 в бло 2 поступает информация для записи в регистр 198 и сигнал управления записью в регистр 198. Адрес абонента и разряд (0) регистра 198, равный 1, поступают на входы дешифратора 200 и мультиплексоров 202 и 203. Восемь выходов дешифратора 200 соединены с входами восьми приемопередатчиков 201,-201g. Сброс регистра 198 осуществляется после приема байта состояния терминала сигналом с шифратора 4 После выбора направления происходит запись кода команды в сдвиговый регистр 233 преобразователя 5. При этом осуществляется запись в регистр 233 значения триггера 230 (бита-идентификатора) , кода команды, поступающего от блока 1, и контрольного разпульсов поступают на вход выбранного приемопередатчика 201 -201g в блоке 2, и из них формируются двуполярные

импульсы, которые выдаются на выход 68. Форма двуполярных импульсов в зависимости от взаимного расположения двух последовательностей импульсов показана на фиг. 13.

После завершения полупериода по отрицательному фронту импульса с выхода счетчика 213 запускается одно- вибратор 218, с выхода которого сигнал поступает в преобразователь 5 и

5 через элемент ИЛИ 229 на вход 236 синхронизации (в данном случае сдвига, так как сигнал от блока 10 отсутствует), осуществляя сдвиг информации в регистр 233 на один разряд. Одновременно сигнал с выхода одновибра- тора 218 поступает в счетчик 6 для подсчета числа выдвинутых битов. Процедура сдвига и выдачи импульсов в линию продолжается до тех пор, пока

5 значение счетчика 6 не станет равно 10. В этом случае сигнал с выхода счетчика 6 поступает на вход сброса триггера 259 блока 10 и сбрасывает его. При этом поступление тактовых

Изобретение относится к вычислительной технике и может быть использовано для построения систем обмена данными в информационно-вычислительных комплексах. Целью изобретения является повышение быстродействия. Устройство содержит блок связи с ЦВМ, блок связи с абонентами, буферную память, регистр указаний, обратимый преобразователь последовательного кода в параллельный, блок формирования сдвинутых импульсов, блок прерывания, блок синхронизации выдачи, блок синхронизации приема, шифратор, два дешифратора, три коммутатора, два сумматора по модулю два, три счетчика, триггер, три одновибратора, семь элементов ИЛИ, элемент ИЛИ-НЕ, элемент И. 4 з.п. ф-лы, 16 ил.

ряда, дополняющего заносимую информа- 30 пульсов через элемент И 212 на вход цию до нечетности. Одновременно в бло- счетчика 213 прекращается. Процедура ке 10 устанавливается триггер 259,выдачи команды на этом завершается.

а в блоке 7 через элемент ИЛИ 238 устанавливается триггер 246, который запускает счетчик 247 (таймер), например, от частоты 100 МГц на 3 с. Сигнал с выхода триггера 259 пвступа- ет в блок 3 на вход элемента И 212 и разрешает прохождение тактовой частоты, например, 1 МГц на вход счетчика 213. От преобразователя 5 значение выдвигаемого разряда регистра 233 поступает на входы элементов 217,

219и 220 блока 3. Первоначально, когда нет сдвига, значение выдвигаемого разряда равно значению бита-идентификатора: 1 - при выдаче команды и последнего байта данных и О - при выдаче остальных байтов данных. С выхода счетчика 213 сигналы с частотой, деленной на 4 и 8, поступают

на входы элементов И-ИЛИ-НЕ 219 и 220. На выходах элементов 219 и

220в зависимости от значения выдвигаемого разряда с выхода регистра 233 формируются две последоват,ельнос- ,ти импульсов, сдвинутые одна относительно другой,как показано нафиг.13. Эти две последовательности им201 -2018 двуПроцедура приема байта состояния от абонента и выдачи его в ЦВМ выполняется следующим образом.

Так как в регистр 198 записан адрес абонента, мультиплексоры 202 и 203 настроены на прохождение информации, поступающей с приемопередатчика

выбранного направления. На фиг. 14 показана временная диаграмма работы узлов 2-6 в режиме приема байта состояния. На вход-выход 68 блока 2 поступают двуполярные импульсы. В блоке

2 в приемопередатчиках

полярные импульсы преобразуются в две последовательности однополярных импульсов и проходят через мультиплексоры 202 и 203 на выходы 66 и 65.

Две последовательности импульсов поступают на входы 77 и 76 шифратора 4. Первая последовательность поступает на вход юдновибратора 222.

На выходе одновибратора 222 появляется сигнал, ширина которого больше ширины импульса первой последовательности и меньше суммарной ширины импульсов двух последовательностей, поступающий на вход регистра 233 как информация для последовательного сдвига. Вторая последовательность импульсов поступает на вход одновибратора 221, на выходе которого формируется сигнал шириной, равной двойной ширине импульса. Этот сигнал через элемент ИЛИ 229 подается на вход синхронизации (сдвига, так как сигнал от блока 10 отсутствует) регистра 233 и по переднему фронту осуществляется сдвиг. При этом в регистр 233 вдви- га ется 1, если значение сигнала

первой последовательности к этому вре- мента ИЛИ 241, на выходе которого мени равно 1, что соответствуетпоявляется сигнал Прерывание. Сигнал Прерывание поступает в ЦВМ и ЦВМ производит чтение регистра 249Y- 249 5 состояния через блок 1. По окон- 20 чании чтения по заднему фронту сигнала управления чтением регистра 249, получаемого из блока 1, происходит сброс регистра 249 -2495. Процесединичному значению принятой из линии информации, и в регистр вдвигается О, если значение сигнала первой последовательности к этому времени равно О, что соответствует нулевому значению принятой из линии информации

25

30

35

Первый же импульс с выхода одно- вибратора 221 сбрасывает триггер 230 преобразователя 5, приводя значение идентификации в нулевое, а также устанавливает триггер 265 блока 11. Сигнал с выхода одновибратора 221 поступает также в счетчик 6, где по заднему фронту импульса производится счет поступающих из линии битов. После приема 10-го бита на последовательном выходе регистра 233 появляется значение бита-идентификатора, разное единице (при приеме байта состояния). На выходе счетчика б появляется сигнап, который поступает в узлы 4 и 5. В шифратор на вход элемента И 223, кроме сигнала с выхода до счетчика 6, поступают сигналы с последовательного выхода регистра 233 и сигнал с выхода триггера 26.5 блока 11. На выходе элемента И 223 появляется сигнал Принято состояние и посту- 45 пает в блок 11 для сброса триггера 265, а также в блок 2 (на сброс регистра 198) и в блок 7 (на сброс триггера 246, с нулевого выхода которого снимается .сигнал, сбрасывающий счет- 50 чик 247, и на установочный вход триггера 249gi). При этом на выходе элемента ИЛИ 241 появляется сигнал Прерысор анализирует значение регистра 249,, -2495 и в случае сигнала Ошибка линии, может повторить процедуру выдачи команды.Состояние Тайм-аут указывает, что абонент отключен, и в этом случае повторение процедуры не требуется.

Процедура записи блока данных в буферную память 15 от ЦВМ выполняется следующим образом.

Перед началом записи в буферную память 15 блока данных ЦВМ через блок 1 записывается в триггер 253 регистра 9 указание Начало блока, а в триггер 253 - указание Режим перекодировки в том случае, когда необходимо перекодировать данные из кода ДКОИ в код КОИ-8. При этом сигнал с выхода триггера 253,, через элемент ИЛИ 23 сбрасывает счетчик 16.

В следующем цикле через блок 1 производится запись в буферную память 15 по нулевому адресу буферной памяти 15, определяемому с выхода счетчика 16. Для этого ЦВМ выставляет на вход-выход 56 информацию для записи в буферную память 15, на вход 35 - сигнал Запись, на входы 41 и 42 - синхросигналы С1 и С2, а на вход 34 - адрес буферной памяти 15. Сигнал управления записью в буферную

В следующем цикле через блок 1 производится запись в буферную память 15 по нулевому адресу буферной памяти 15, определяемому с выхода счетчика 16. Для этого ЦВМ выставляет на вход-выход 56 информацию для записи в буферную память 15, на вход 35 - сигнал Запись, на входы 41 и 42 - синхросигналы С1 и С2, а на вход 34 - адрес буферной памяти 15. Сигнал управления записью в буферную

вание .

Каждое слово, принятое на линии, на55 память 15 с выхода блока 1 поступает выходе регистра 233 контролируетсяна коммутатор 13 для управления просумматором 232 по модулю два. Если на iхождением информации с выхода блока 1 момент окончания приема слова (байта, на,вход буферной памяти 15. Одновре- состояния или байта данных), опреде- менно сигнал управления записью в бу

ляемого появлением на входе элемента И 227 сигнала с выхода счетчика 6, на выходе сумматора 232 появляется сигнал ошибки, то на выходе элемента И 227 появляется сигнал Ошибка линии, который поступает в блок 7 и устанавливает триггер 249 3.

Если за время тайм-аута, равного Зс, байт состояния из линии не поступает, срабатывает счетчик 247 блока 7 и сигнал с его выхода устанавливает триггер .. Сигнал с выхода триггера 249 поступает на вход эле5

0

5

о 5 0

сор анализирует значение регистра 249,, -2495 и в случае сигнала Ошибка линии, может повторить процедуру выдачи команды.Состояние Тайм-аут указывает, что абонент отключен, и в этом случае повторение процедуры не требуется.

Процедура записи блока данных в буферную память 15 от ЦВМ выполняется следующим образом.

Перед началом записи в буферную память 15 блока данных ЦВМ через блок 1 записывается в триггер 253 регистра 9 указание Начало блока, а в триггер 253 - указание Режим перекодировки в том случае, когда необходимо перекодировать данные из кода ДКОИ в код КОИ-8. При этом сигнал с выхода триггера 253,, через элемент ИЛИ 23 сбрасывает счетчик 16.

В следующем цикле через блок 1 производится запись в буферную память 15 по нулевому адресу буферной памяти 15, определяемому с выхода счетчика 16. Для этого ЦВМ выставляет на вход-выход 56 информацию для записи в буферную память 15, на вход 35 - сигнал Запись, на входы 41 и 42 - синхросигналы С1 и С2, а на вход 34 - адрес буферной памяти 15. Сигнал управления записью в буферную

ферпую память 15 поступает на вход элемента И 33 и через элемент ИЛИ 27 на вход управления записью буферной памяти 15, а также через элементы ИЛИ 28 и ИЛИ-НЕ 29 на счетные входы счетчика 16 и счетчика 17. Проводится запись информации по нулевому адресу буферной памяти 15. На выходе элемента И 33 формируется сигнал сброса счетчика 17 и через элемент ИЛИ 24 сбрасывает его. После завершения записи по заднему фронту сигнала управления записью в буферную память

15производится модификация счетчика

16на +1, подготавливая следующий адрес для записи в буферную память 15.

В следующем цикле ЦВМ записьюает в триггер 253 значение нуля, тем са- мым сбрасывая указание Начало блока В следующем цикле записи в буферную память 15 производится модификация как счетчика 16Э так и счетчика 17. После завершения цикла записи в счет- чике 17 находится значение длины блока данных, принятых чз ЦВМ в буферную память 15,

Если от ЦВМ задан режим кодбпреоб

разования, т.е. в триггер 253Z регист

ра 9 указаний записано указание Режим перекодировки, сигнал с выхода триггера 253 поступает на вход управления коммутатора 13 и на вход буферной памяти 15 поступает информаци с выхода дешифратора 19. Последний представляет собой ПЗУ, у которого на адресные входы поступают данные из блока 1 в коде ДКОИ, а на информационных выходах представлены данные в коде КОИ-8. Если передача данных из ЦВМ осуществляется без кодопреоб- разования, то данные из ЦВМ поступают в коде КОИ-8 Режим передачи данных с кодопреобразованием или без кодопреобразования задается ЦВМ прч выполнении команд записи и сохраняется до следующей команды записи, распространяясь на выполнение команд чтения, следующих за командой записи После записи блока данных в буферную память 15 осуществляется процедура выдачи команды абоненту, причем при записи команды в регистр 233 сигналом управления записью в этот регистр с выхода блока 1 через элемент ИЛИ 23 осуществляется сброс счетчика 16, подготавливая начальный нулевой адрес для считывания данных из бу

Q 5

Выдача в линию.

ферной памяти 15 абоненту. Сброс счетчика 17 осуществляется сигналом из блока 1 с выхода элемента И 184. Сигнал сброса формируется на элементе И 184 из сигнала управления записью в регистр 233 и инверсного значения (с выхода элемента НЕ 190) младшего разряда байта информации с выхода приемника 180. Кроме того, когда младший разряд информации при записи команды в регистр 233 равен единице, что соответствует кодам команд записи, осуществляется сброс счетчика 17 через элемент ИЛИ 24. При занесении кода команды записи сброса счетчика 17 не происходит. Таким образом, после занесения кода команды записи счетчик 16 сброшен, а счетчик 17 содержит значение длины блока данных.

После выполнения процедуры выдачи команды осуществляется прием из абонента и выдача в ЦВМ байта состояния абонента. ЦВМ анализирует значение байта состояния, и если значение его такое, что абонент готов выполнить команду записи, ЦВМ инициирует процедуру выдачи блока данных абоненту записью в-триггеры 253,,-253. указания

5

0

5

0

5

Процедура выдачи блока данных из буферной памяти 15 абоненту выполняется следующим образом.

i

Временная диаграмма выполнения

процедуры приведена на фиг. 15. Единичное состояние триггера 253 и сброшенное состояние триггера 259 разрешают установку триггера 260 управления записью в регистр 233 из буферной памяти 15. Установка триггера 260 осуществляется по синхросерии че- рез элемент И 254. Выход триггера 260 соединен с управляющим входом коммутатора 12 и управляет прохождением информации с выхода буферной памяти 15 через коммутатор 12 на параллельный вход регистра 233. Сигнал управления записью в регистр 233 формируется на элементе И 255 из сигнала с выхода триггера 260 и отрицательного полупериода тактового сигнала, поступающего через элемент НЕ 261. Сигнал управления записью в регистр 233 проходит через элемент ИЛИ 256 и поступает в преобразователь 5 на вход задания функции регистра 233 и через элемент ИЛИ 229 на вход синхронизации функции. Таким образом, значение буферной

памяти, считанное по нулевому адресу, записывается в регистр 233.

По заднему фронту сигнала с выхода элемента И 255 через элемент ИЛИ 256 устанавливается триггер 259, с выхо- да которого сигнал поступает через элемент ИЛИ 28 на счетный вход счетчика 16, а также через одновибратор 262 блока 10 и элемент ИЛИ 26 на вход уменьшения счета счетчика 17. вычитая единицу из значения счетчика. Таким образом, после считывания байта данных из буферной памяти 15 значение счетчика 16 модифицируется на +1, счетчика 17 - на -1.

Установка триггера 269 в блоке 10 запускает блок 3 формирования сдвинутых импульсов и осуществляется передача байта данных в линию связи с абонентами так же, как байта команды, но с битом-идентификатором, равным нулю. После передачи 10 бит информации на выходе 100 счетчика 6 появляет ся сигнал, который сбрасывает тригер 259. Нулевое состояние триггера 259 разрешает установку триггера 260 через элемент И 254. Процедура записи информации из буферной памяти 15 в регистр 233 и последующей выдачи в линию повторяется для второго и всех последующих Сайтов данных, Посе записи в регистр 233 предпоследнего байта данных значение счетчика 17

30 счетчик 17. Таким образом, перед получением блока данных от абонента счетчики 16 и 17 сброшены. Прием байта данных из линии и сдвиг в регистре 233 происходит так же, как и при приравно нулю. На выходе счетчика 17 по- еме баита состояния. Первым кмпуль- является сигнал обнуления, которыйсом второй последовательности, поступоступает в преобразователь 5 и вмес- пающей из блока 2, в блоке 11 устанав те с сигналом с триггера 253 регист- ливается триггер 265.

рй 9 на элементе И 226 формирует сигПосле приема 10 бит информации на

После приема 10 бит информации на

нал установки триггера 230. После ус- 4Q последовательном выходе регистра 233 тановки триггера 260 блока 10 на эле- разряд бита-идентификатора равен нулю. Нулевое значение идентификатора поступает из преобразователя 5 в блок 11 на вход элемента И 266. Сюда же 45 поступает сигнал с выхода 100 счетчика 6. На выходе элемента И 266 появляется сигнал, который устанавливает триггеры 263 и 264 (фиг. 16). Выход триггера 263 соединен с входом управ- битом-идентификатором, равным единице,50 ления коммутатора 13 и управляет про- что сообщает абоненту об окончаниихождением информации с выхода регистпередачи ответного байта состояния.ра 233 на вход буферной памяти 15.

В начале процедуры, после установ- Сигнал с выхода триггера 264 поступа- ки триггера 253 регистра 9, черезет через элемент ИЛИ 27 на вход упэлемент ИЛИ 238 в блоке 7 устанавли- равления записью в буферную память

менте И 251 регистра 9 формируется сигнал сброса триггера 253Э. Триггер 253j сбрасывается, следовательно, после передачи последнего байта данных установка триггера 260 не производится и процедура выдачи дачных из буферной памяти 15 абоненту завершается. Последний байт данных выдается с

вается триггер 246, который запускает счетчик 247 (таймер) на время Зс. За время 3 с от абонента должен поступить ответный байт состояния. В .этом

5 -Процедура приема блока данных от абонента и записи в буферную память 15 выполняется следующим образом.

Блок данных от абонента поступает в ответ на команду чтения. После

0 записи кода команды чтения сигналом управления записью в регистр 233 от блока 1 в блоке 7 через элемент ИЛИ 238 устанавливается триггер 246 и запускает счетчик 247 (таймер) на

5 время 3 с. Сигнал управления записью в регистр 233 также сбрасывает счетчик 16 и через элемент И 184 блока 1 (разряд(7) в коде команды чтения нулевой) и элемент ИЛИ 24, сбрасывает

0 счетчик 17. Таким образом, перед получением блока данных от абонента счетчики 16 и 17 сброшены. Прием байта данных из линии и сдвиг в регистре 233 происходит так же, как и при приеме баита состояния. Первым кмпуль- сом второй последовательности, постуПосле приема 10 бит информации на

ледовательном выходе регистра 233 ряд бита-идентификатора равен ну Нулевое значение идентификатора тупает из преобразователя 5 в блок на вход элемента И 266. Сюда же тупает сигнал с выхода 100 счетчи6. На выходе элемента И 266 появтся сигнал, который устанавливает ггеры 263 и 264 (фиг. 16). Выход ггера 263 соединен с входом управ- ия коммутатора 13 и управляет про- дением информации с выхода регист15.Под управлением этого сигнала осуществляется запись в буферную память 15 по нулевому адресу. Сброс триггера 264 осуществляется сигналом второй последовательности, поступающей из блока 2.

В следующем цикле записи банта данных сигналом с выхода 101 счетчика 6, который появляется после подсчета 4 бит информации и поступает в блок 11, при установленном триггера 263 на выходе элемента И 267 формируется сигнал модификации счётчиков 16 и.17. Этот сигнал поступает на счетные входы счетчиков 16 и 17, увеличивая их содержимое на единицу. После приема 10-го бита производится запись.в буферную память 15 по этому модифицированному адресу.

Прием из линии завершается получением байта состояния. После приема байта состояния формируются два сигнала: Принято состояние и Приняты 20 16 и поступает на его счетный вход,

данные в шифраторе 4. Сигнал Принято состояние с выхода элемента И

изменяя значение на +1. Значение счетчика 17 модифицируется по сигналу управления чтением буферной памя ти 15. После каждого цикла чтения зн

изменяя значение на +1. Значение счетчика 17 модифицируется по сигналу управления чтением буферной памяти 15. После каждого цикла чтения зна-

223 поступает в блок и устанавливает

триггер 2492, через элемент ИЛИ 239

сбрасывает триггер 246 и счетчик 247, 25 чение счетчика 17 уменьшается на едиа также поступает в блок 11 и сбрасы- ницу. После чтения всего блока данных формируется сигнал установки триггера 18. Значение триггера 18 через коммутатор 14 и блок 1 считывается

на выходе 118 блока 7. ЦВМ считывает ,30 после каждого чтения байта данных из

регистр 249(-2495 состояния и анализи- буферной памяти 15 с целью определерует его содержимое. По признаку Привает триггер 265.

После установки триггеров 2492 и 2495-появляется сигнал Прерывание

ния момента завершения чтения блока данных. Сброс триггера 18 осуществляется задним фронтом сигнала из блока 1.

нято состояние анализируется байт состояния абонента по выполнению команды чтения. Если байт состояния г благоприятный, ЦВМ начинает выполнять процедуру чтения блока данных из буферной памяти 15 в ЦВМ. Процедура чтения блока данных из

буферной памяти 15 в ЦВМ выполняется Q буферной памяти 15 ЦВМ выходит по

следующим образом.

ЦВМ осуществляет запись указания Начало блока в триггер 2534. Сигнал с триггера 253 сбрасывает счетобработке сигнала прерывания на шине 171. Следствием появления сигнала Прерывание является единичное состояние триггера 249 блока 7. При чик 16, подготавливая чтение буферной д5 обработке сигнала Прерывание ЦВМ памяти 15 с нулевого адреса. В еле- считывает значение регистра 249 -2495. дующем цикле производится чтение бу-Триггеры 249 -2494 задним фронтом

ферной памяти 15. Так как в отсутст-сигнала на входе 102 блока 7 сбрасьгвие сигнала управления записью буфер- ваются, а триггер 2495 не сбрасыва- ная память 15 настроена на чтение, на 50 ется, поэтому сигнал Прерывание ос- ее информационных выходах находитсятается и ЦВМ отрабатывает его в слеинформация, считанная по адресу, задаваемому с выхода счетчика 16. Сигнал управления чтением буферной памяти 1 5 из блока 1 поступает на управляющий вход коммутатора 14 и jiponyc- кает данные с выхода буферной памяти

дующем цикле обработки прерывания. Сброс триггера 2495 производится по окончании чтения блока данных по сиг- 55 налу с выхода триггера 18.

Формула изобретения

15, если не задан режим кодопреобра- зования. Если задан режим кодопреобразования, сигналы управления чтением буферной памяти 15 из блока 1 и с выхода триггера 253, управляют прохождением информации с выхода дешифратора 20. Дешифратор 20 осуществляет преобразование кода ДКОИ в код КОИ-8, причем на вход дешифратора поступает информация с выхода буферной памяти

15 и используется как адрес для ПЗУ, на котором построен дешифратор, а перекодированные данные поступают на .вход коммутатора 14. Информация с выхода коммутатора 14 поступает в ,.

5 блок 1 и считывается на вход-выход 56.

После чтения буферной памяти 15 каждый раз по заднему фронту сигнала управления чтением из блока 1 формируется сигнал модификации счетчика

изменяя значение на +1. Значение счетчика 17 модифицируется по сигналу управления чтением буферной памяти 15. После каждого цикла чтения зна-

ния момента завершения чтения блока данных. Сброс триггера 18 осуществляется задним фронтом сигнала из блока 1.

После чтения байта данных триггер 253 регистра 9 сбрасывается записью нулевого значения из ЦВМ. На цикл чтения очередного байта данных из

дующем цикле обработки прерывания. Сброс триггера 2495 производится по окончании чтения блока данных по сиг- 55 налу с выхода триггера 18.

Формула изобретения

прерывания, обратимый преобразователь последовательного кода в параллельный блок формирования сдвинутых импульсов, блок связи с ЦВМ, блок связи с . абонентами, шифратор, первый счетчик, первый элемент ИЛИ, причем первый, второй, третий, четвертый, пятый информационные входы, первый, второй информационные выходы,.первая группа информационных входов и группа информационных входов-выходов блока связи с ЦВМ являются входами, выходами и образуют группу входов и входов-выходов устройства для подключения соответственно к выходу выборки записи, чтения, первому и второму син хровходам, к входам подтверждения и ошибки, к группе адресных выходов и к группе информационных входов-выходов ЦВМ, группа информационных входов-выходов блока связи с абонентами образует группу входов-выходов устройства для подключения к информационным входам-выходам абонентов группы, тактовый вход блока прерывания является входом устройства для подключения к первому тактовому выходу ЦВМ, выход прерывания блока прерывания, является выходом устройства для подключения к входу прерывания ЦВМ, при этом третий и четвертый информационные выходы блока связи с ЦВМ соединены соответственно с входами записи и чтения блока связи с абонентами, первый и второй информационные входы которого соединены соответственно с первым и вторым информационными выходами блока формирования сдвинутых импульсов, стробирующий выход которого соединен с первым синхровходом обратимого преобразователя последовательного кода в параллельный и с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом пер- третьего, четвертого элементов ИЛИ

вого счетчика, выход переполнения которого соединен с первым информационным входом шифратора и с первым стробирующим входом обратимого преобразователя последовательного кода в параллельный, второй синхровход ко- ророго соединен с вторым входом первого элемента ИЛИ и с первым выходом шифратора, второй и третий информационные входы которого соединены соответственно с первым и вторым информационными выходами блока связи с абонентами, первый установочный вход которого соединен с вторым выходом шиф и является входом устройства для по ключения к установочному выходу ЦВМ второй установочный вход регистра указаний соединен с синхровходом бл 50 ка формирования сдвинутьк импульсов

t синхровходом блока синхронизации выдачи и является входом устройства для подключения к второму тактовому выходу ЦВМ, при этом группа информа ционных выходов блока связи с ЦВМ с динена с группой информационных вхо дов регистра указаний, с первой гру пой информационных входов первого коммутатора, с группой информационн

55

ратора и с первым установочным входом блока прерывания, стробирующий вход которого соединен со стробирующим выходом блока связи с абонентами, группа информационных выходов которого соединена с группой информационных входов блока прерывания и с второй группой информационных входов блока связи с ЦВМ, третья группа информационных .входов которого соединена с группой информационных выходов блока прерывания, второй установочный вход которого соединен с выходом

ошибки обратимого преобразователя последовательного кода в параллельный, информационный выход которого соединен с четвертым информационным входом шифратора и с информационным входом

0 блока формирования сдвинутых импульсов, третий выход которого соединен с информационным входом обратимого преобразователя последовательного ко-- да в параллельный, отличаю5 щ е е с я тем, что, с целью повышения быстродействия, в устройство введены буферная память, регистр указаний, блок синхронизации выдачи, блок синхронизации приема, три коммутато0 ра, два счетчика, два дешифратора, два сумматора по модулю два, триггер, три одновибратора, шесть элементов ИЛИ, элемент И, элемент ИЛИ-НЕ, причем первый установочный вход регистра указаний соединен с установочным входом блока формирования сдвинутых импульсов, с вторым установочным входом блока связи с абонентами, с установочным входом первого счетчика, с первым

0 установочным входом блока синхронизации приема, с третьим установочным входом блока прерываний, с первым установочным входом блока синхронизации выдачи, с первыми входами второго,

5

и является входом устройства для подключения к установочному выходу ЦВМ, второй установочный вход регистра указаний соединен с синхровходом бло- 0 ка формирования сдвинутьк импульсов,

t синхровходом блока синхронизации выдачи и является входом устройства для подключения к второму тактовому выходу ЦВМ, при этом группа информационных выходов блока связи с ЦВМ соединена с группой информационных входов регистра указаний, с первой группой информационных входов первого коммутатора, с группой информационных

5

входов блока связи с абонентами, с первой группой информационных входов второго коммутатора и с группой информационных входов первого дешифратора, группа выходов которого соединена с второй группой информационных входов второго коммутатора, группа информационных выходов которого соединена с группой информационных входов буферной памяти и с группой информационных входов первого сумматора по модулю два, выход которого соединен с информационным входом буферной памяти, информационный выход которой соединен с информационным входом второго сумматора по модулю два, выход которого соединен с четвертым установочным входом блока прерывания, пятый установочный вход которого соединен с информационным входом третьего коммутатора и с выходом триггера, нулевой вход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с пятым информационным выходом блока связи с ЦВМ, шестой информационный выход которого соединен с первым управляющим входом третьего коммутатора, второй управляющий вход которого соединен с первым управляющим входом второго коммутатора и с первым выходом регистра указаний, третий установочный вход которого соединен с выходом идентификации обратимого преобразователя последовательного кода в параллельный, группа информационных входов которого соединена с группой информационных выходов первого коммутатора, вторая группа информационных входов которого соединена с группой информационных выходов буферной памяти, с группой информационных входов второго сумматора по модулю два, с первой группой информационных входов третьего коммутатора и с группой информационных входов второго дешифратора, группа выходов которого соединена с второй группой информационных входов третьего коммутатора, третья группа информационных входов которого соединена с третьей группой информационных входов второго коммутатора и с группой информационных выходов обратимого преобразователя последовательного кода в параллельный, второй стробирующий вход которого соединен

,с пятым информационным входом шифратора и с первым синхровыходом блока

5

0

синхронизации приема, второй установочный вход которого соединен с вторым выходом шифратора, шестой информационный вход которого соединен с вторым управляющим входом второго коммутатора и с вторым синхровыходом блока синхронизации приема, третий син- хровыход которого соединен с первым входом пятого элемента ИЛИ, выход- которого соединен с входом записи- чтения буферной памяти, группа адресных входов которого соединена с группой выходов второго счетчика, счетный вход которого соединен с выходом шестого элемента ИЛИ, первый вход которого соединен со стробирующим входом блока формирования сдвинутых импульсов и с первым синхровыходом блока синхронизации выдачи, второй синхровыход которого соединен с управляющим входом первого коммутатораs с четвертым установочным входом регистра указаний и с шестым установоч5 ным входом блока прерываний, седьмой установочный вход которого соединен со стробирующим входом блока синхронизации выдачи, с разрешающим входом обратимого преобразователя последовательного кода в параллельный и с вторым выходом регистра указаний, третий выход которого соединен с входом запроса прерывания блока прерывания, синхровход которого соединен с седьмым информационным выходом блока связи с ЦВМ, восьмой информационный выход которого соединен с входом записи регистра указаний, четвертый выход которого соединен с первым входом элемента И и с входом запуска первого одновибратора, выход которого соединен с вторым входом второго элемента ИЛИ, третий вход которого соединен с девятым информационным выходом блока связи с ЦВМ, с вторым установочным входом блока синхронизации выдачи и с восьмым установочным входом блока прерывания, девятый установочный вход которого соединен с четвер0 тым выходом шифратора, седьмой информационный вход которого соединен с десятым установочным входом блока прерывания, с входом запуска второго одновибратора, с первым входом седьмого элемента ИЛИ, с десятым информационным выходом блока связи с ЦВМ и с третьим управляющим входом третьего коммутатора, группа информационных выходов которого соединена с чет0

5

0

5

5

вертой группой информационных входов блока связи с ЦВМ, одиннадцатый информационный выход которого соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с установочным входом третьего счетчика, выход которого соединен с единичным входом триггера, с входом режима работы обратимого преобразователя последовательного кода в параллельный, вход записи которого соединен с третьим синхровыходом блока синхронизации выдачи, третий установочный вход которого соединен с выходом переполнения первого счетчика и с первым синхровходом блока синхронизации приема, четвертый синхровыход которого соединен с вторым входом шестого элемента ИЛИ и с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом увеличения счета третьего счетчика, вход уменьшения счета которого соединен с выходом седьмого элемента ИЛИ, второй вход которого соединен с четвертым синхровыходом блока синхронизации выдачи, второй вход третьего элемента ИЛИ соединен с выходом элемента И, второй вход которого соединен с двенадцатым информационным выходом блока связи с ЦВМ, с третьим управляющим входом второго коммутатора, с вторым входом пятого элемента ИЛИ и с входом запуска третьего одновибратора, выход которого соединен с вторым входом элемента ИЛИ-НЕ и с третьим входом шестого элемента ИЛИ, четвертый вход которого соединен с выходом второго одновибратора, выход второго элемента ИЛИ соединен с установочным входом второго счетчика, выход первого счетчика соединен с вторым синхровходом блока синхронизации приема, третий синхровход которого соединен с информационным выходом обратимого преобразователя последовательного кода в параллельный, третий установочный вход блока синхронизации приема соединен с вторым, информационным выходом блока связи с абонентами.

0

0

5

0

5

0

5

0

5

запуска одновибратора соединен с первыми входами первого, второго элемен- тов И, элементов И первой, второй группы и является первым информационным входом блока, вторые входы первого, второго элементов И, первый вход третьего элемента И и нулевой вход триггера являются соответственно вторым, третьим, четвертым и пятым информационными входами блока, вторые входы элементов И первой группы образуют первую группу информационных входов блока, первая и вторая группы информационных входов мультиплексо1- ра образуют соответственно вторую и третью группы информационных входов блока, группа информационных входов первого передатчика соединена с группой информационных входов первого сумматора по модулю два и образует четвертую группу информационных входов блока, группа информационных выходов первого передатчика соединена с группой информационных выходов второго передатчика, с вторыми входами элементов И второй группы и образует группу информационных входов- выходов блока, выходы одновибратора и второго сумматора по модулю два являются соответственно первым и вторым информационными выходами блока, первый выход первого дешифратора является третьим информационным выходом блока, первый выход второго дешифратора соединен с первым входом первого элемента ИЛИ, с управляющим входом мультиплексора и является четвертым информационным выходом блока, второй выход второго дешифратора соединен с первым входом второго элемента ИЛИ и является пятым информационным выходом блока, третий выход второго дешифратора соединен с вторым входом второго элемента ИЛИ и является шестым информационными выходом блока, четвертый выход второго дешифратора соединен с вторым входом первого элемента ИЛИ и является седьмым информационным выходом блока, второй выход первого дешифратора является восьмым информационным выходом блока, третий выход первого дешифратора соединен с первым входом четвертого элемента И и является девятым информационным выходом блока, пятый выход второго дешифратора соединен с третьим входом второго элемента и и яв- ляетсч десятым информационным выходом

27

блока, выход четвертого элемента И и четвертый выход первого дешифратора являются- соответственно одиннадцатым и двенадцатым информационными выходами блока, группа информационных выходов первого приемника соединена с первой группой информационных входов второго сумматора по модулю два и образует группу информационных выходов блока, при этом в блоке связи с ЦВМ выходы элементов И первой группы соединены с группой информационных входов второго приемника, группа информационных выходов которого соединена с второй группой информационных входов второго сумматора по модулю два, с группой информационных входов второго дешифратора и с группой ин15

формационных входов первого дешифратр-20 группы и является вторым установочным

ра, разрешающий вход которого соединен с выходом триггера, единичный вход которого соединен с выходом третьего элемента И, второй вход которого соединен с информационным выхо- 25 дом третьего приемника, информационный вход которого соединен с выходом первого элемента И, выход второго элемента И соединен с информационным входом четвертого приемника, информа- 30 ционный выход которого соединен с разрешающим входом второго дешифратора, выходы элементов И второй группы соединены с группой информационных входов первого приемника, младший разряд группы информационных выходов которого соединен с входом элемента НЕ, выход которого соединен с вторым входом четвертого элемента И, группа информационных выходов мультиплексора соединена с группой информационных входов второго передатчика и с группой информационных входов третьего сумматора по модулю два, выход которого соединен с информационным входом вто- 45 рого передатчика, информационный вход первого передатчика соединен с выходом первого сумматора по модулю два.

40

входом блока, выход элемента НЕ является стробируюцим выходом блока, при этом в блоке связи с абонентами выход элемента ИЛИ соединен с нулевым входом регистра, группа информационных выходов которого соединена с группами управляющих входов первого, второго мультиплексоров и с первыми входами элементов И первой группы, выходы которых соединены с группой информационных входов дешифратора, группа вы- выходов которого соединена с управляющими входами приемопередатчиков группы и с входами элементов НЕ группы, выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с единичными входами триггеров группы, первые информационные выходы приемопередатчиков труппы соединены с вторыми входами элементов И второй группы и с группой информационных входов первого мультиплексора, информационный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с вторыми входами элементов И первой группы, с информационным выходом регистра, с входом элемента НЕ, с первым входом второго элемента И, второй вход которого соединен с информационным выходом второго мультиплексора, группа информационных входов которого соединена с вторыми информационными выходами приемопередатчиков группы, информационные входы триггеров группы подключены к шине нулевого потенциала устройства.

934928

венно первым, вторым информационными входами блока, выходы первого, второго элементов И являются соответствен, но первым, вторым информационными выходами блока, группа информационных входов регистра образует группу информационных входов блока, информационные входы-выходы приемопередатчиков

Ю группы образуют группу информационных входов-выходов блока, синхровходы регистра и триггеров группы являются соответственно входами записи и чтения блока, выходы триггеров группы

15 образуют группу информационных выходов блока, первый вход элемента ИЛИ является первым установочным входом блока, второй вход элемента ИЛИ соединен с нулевыми входами триггеров

5 0 5

0 5

5

0

входом блока, выход элемента НЕ является стробируюцим выходом блока, при этом в блоке связи с абонентами выход элемента ИЛИ соединен с нулевым входом регистра, группа информационных выходов которого соединена с группами управляющих входов первого, второго мультиплексоров и с первыми входами элементов И первой группы, выходы которых соединены с группой информационных входов дешифратора, группа вы- выходов которого соединена с управляющими входами приемопередатчиков группы и с входами элементов НЕ группы, выходы которых соединены с первыми входами элементов И второй группы, выходы которых соединены с единичными входами триггеров группы, первые информационные выходы приемопередатчиков труппы соединены с вторыми входами элементов И второй группы и с группой информационных входов первого мультиплексора, информационный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с вторыми входами элементов И первой группы, с информационным выходом регистра, с входом элемента НЕ, с первым входом второго элемента И, второй вход которого соединен с информационным выходом второго мультиплексора, группа информационных входов которого соединена с вторыми информационными выходами приемопередатчиков группы, информационные входы триггеров группы подключены к шине нулевого потенциала устройства.

выход второго элемента И, соединенный И-ИЛИ-НЕ и с входом второго элемента с пятым входом первого элемента ИЛИ,НЕ, выход которого соединен с третьии первый вход первого элемента ИЛИ образуют группу/информационных выходов блока, при этом в блоке прерывания выход четвертого элемента ИЛИ соеди- 50 нен с вторым входом третьего элемента И, выход которого соединен с единичным входом третьего триггера, синхроми входами первого, второго элементов И-ИЛИ-НЕ, четвертый и пятый входы которых соединены с входом одновибратора и с вторым выходом счетчика, выход первого элемента НЕ соединен с шестыми входами первого, второго элементов И-ИЛИ-НЕ.

5 0 5 0

5

вход которого соединен с выходом элемента НЕ и с синхровходами первого, второго и четвертого триггеров, единичный вход которого соединен с выходом счетчика и с третьим входом второго элемента ИЛИ, выход которого соединен с нулевым входом шестого триггера, нулевой выход которого соединен с установочным входом счетчика, счетный вход которого соединен с выходом первого элемента И, второй вход которого соединен с единичным выходом шестого триггера, единичный вход которого соединен с выходом пятого элемента ИЛИ, выход шестого элемента ИЛИ соединен с вторым входом второго элемента И, выход третьего элемента ИЛИ соединен с нулевым входом пятого триггера, информационные входы первого, второго, третьего и четвертого триггеров подключены к шине нулевого потенциала устройства.

ми входами первого, второго элементов И-ИЛИ-НЕ, четвертый и пятый входы которых соединены с входом одновибратора и с вторым выходом счетчика, выход первого элемента НЕ соединен с шестыми входами первого, второго элементов И-ИЛИ-НЕ.

фиг.1

фае.}

фиг.6

фиг-S

фие.9

Фиг.Ю

т т №

Фие11

I

Г О

gfl 091 991 Ь91

L0Ј 90Ј

Ј1

--see

И эпф

G eesei

зов -«JrгJ nллллллллJгnnлллJгn.

309- 3W511 ж326-327- 328329-330ЗЗГfie&.fS

Фиа.16