Устройство для обучения Советский патент 1990 года по МПК G09B19/00 

Изобретение относится к средствам обучения и может быть использовано для приобретения практических навыков в проектировании, сборке и наладке дискретных устройств.

Цель изобретения - расширение дидактических возможностей устройства за счет обеспечения возможности изучения микропрограммных устройств управления различной организации как в составе микроЭВМ, так и с произвольным операционным устройством,формирования произвольных цифровых последовательностей, необходимых для организации тестового и функционального диагностирования проектируемых дискретных устройств.

На фиг.1 приведена структурная схема устройства для обучения; на фиг.2 - схема формирователя команд и счетчика циклов; на фиг.З - структура слова микрокоманды, используемой при построении микроЭВМ;на фиг.4 - схема формирователя кодов; на фиг,5 - схема блока памяти.

Устройство содержит генераторы 1, формирователь 2 импульсных последовательностей, клавишные регистры 3, преобразователь 4 кодов, элементы 5 индикации, изучаемые элементы 6, коммутатор 7, счетчик 8 циклов, дешифратор 9, формирователь Ю команд (управления последовательностью микрокоманд) , триггер 11 (начального пуска), блоки 12-14 передатчиков, фор мирователь 15 кодов, в состав которого входят регистр 16 адреса, мультиплексор 17, блок. 18 элементов И, сумматор 19, регистр 20 и стек 21,мультиплексор 2.2, дешифратор 23, блок 24 памяти, регистр 25 микрокоманд, входы 26-30 устройства, выходы 31 - 36, вход 37, выход 38, входы 39-42 коммутатора 7.

Каждый генератор 1 вырабатывает прямые и инверсные импульсы. Генераторы 1 могут работать в одиночном и непрерывном режимах. Формирователь

5

Ь

5

0

5

0

45

0

5

2 предназначен для получения серий из трех импульсов относительно фронта 0/1 запускающего сигнала. Регистры 3 построены . а регистрах хранения и используются для задания значений операндов, управляющих и статусных сигналов, сохраняющих постоянное значение в течение нескольких тактов работы исследуемой схемы. Код на входах регистров 3 задается нажатием клавиш (не показаны), расположенных на лицевой панели. Прием информации в регистры 3 производится во время наличия единого сигнала на тактовом входе. При незакоммутирован- ном тактовом входе код на разрядных выходах регистров 3 повторяет код на соответствующих клавишах.

Код на входах преобразователя 4 также задается нажатием клавиш (не показаны) , расположенных на лицевой панели. Нажатием клавиши 1-го разряда приводит к появлению импульсного инверсного сигнала XI, совпадающего по времени с импульсным сигналом, поданным на тактовый вход. Значение сигнала на втором выходе данного разряда Уц равно в этом случае 1. При отжатой клавише инверсный импульсный сигнал присутствует на выходе Yt, X ь 1. При незакоммути- рованном тактовом входе преобразователь 4 выполняет функцию четырехразрядного клавишного регистра, когда код на выходах Y повторяет код на соответствующих клавишах.

Элементы 5 индикации (светодиоды) предназначены для отображения содержимого последовательных элементов исследуемой схемы.

Библиотека элементов 6 в основном воспроизводит функциональный состав микросхем определенной серии.

Блок 24 используется для хранения 32- 48-разрядных слов микрокоманд. Мультиплексор 22 позволяет передавать на адресные входы блока 24 код из двух источников: с клавиш на лицевой

панели (группа адресных входов 29) с внешних входов 38 под управлением сигнала выбора адреса с управляющего входа 27. В режиме записи данных код слова микрокоманды, набранный на клавиатуре (группа входов 30), заносится в выбранную ячейку блока 24 и одновременно передается в регистр 25. В режиме считывания код слова микроко- мады из выбранной ячейки заносится в регистр 25 по фронту 0/1 сигнала выхода 34 коммутатора 7. Элементы 5 обеспечивают индикацию содержимого регистра 25 и кода адреса микрокомады. На входы 38 должен быть подан код адреса следующей микрокоманды с выходов формирователя 15.

Формирователь 15 информационными входами через внутреннюю магистраль соединен с выходами блоков 12-14 с трехстабильными выходами. На выходы 37 формирователь 15 может передавать ,код адреса из пяти источников: регистра 16, счетчика микрокоманд (сумматор 19 и регистр 20), стека 21, внутренней магистрали и входа установки нулевого значения адреса. Выбор одного из первых четырех источников адреса выполняется мультиплексором 17 под управлением двухразрядного кода при единичном значении управляющего сигнала. При нулевом значении управляющего сигнала код на выходе блока 18 равен О.

Регистр 16 используется в качестве буфера для хранения кода адреса, записываемого в регистр по фронту 0/1 тактового сигнала 34. Сумматор 19 позволяет увеличивать код адреса на 1.

Стек 21 состоит из накопителя, указателя стека, регистра записи адреса и схемы записи/считывания и обеспечивает при реализации последовательности микрокоманд выполнение переходов с возвратом. Глубина стека 21 равна 4. Управление стеком 21 осуществляется сигналами с формирователя 10. Стек 21 может работать в трех режимах: считывание без изменения его состояния, запись адреса из счетчика микрокоманд после увеличения на 1 содержимого указателя стека 21, выталкивание адреса микрокоманды и уменьшение на 1 содержимого указателя стека 21. В режиме считывания содержимое указателя стека

to

21 остается без изменения и на РЫХО-- ды стека 21 выдается информация ит ячейки накопителя, на которую указывает указатель. В режиме записи по фронту 0/1 тактового сигнала 34 увеличивается на 1 содержимое указателя стека 21 и одновременно код адреса из регистра 20 фиксируется в регистре записи адреса. Схема записи/считывания переводится в режим записи, и по фронту 1/0 тактового сигнала 34 происходит запись адреса микрокоманды в выбранную ячейку 5 накопителя. В режиме выталкивания по фронту 0/1 тактового сигнала 34 происходит уменьшение на 1 содержимого указателя стека 21, схема записи/считывания переходит в режим 0 считывания и на выход стека 21 выводится адрес микрокоманды, записанный в стек 21 предпоследним.

На внутреннюю магистраль инфор- . мация может поступать от трех внеш- 5 них источников. Такой информацией . может являться код адреса перехода из поля адреса перехода, задаваемого непосредственно в слове микрокоманды, код начального адреса микро- 0 программы, код адреса вектора прерывания. Последние два кода адреса подаются извне по входам 35 и 36. Выдача адресов на магистраль управляется сигналами на входах разрешения блоков 12-14. Элементы 5 обеспечивают индикацию активного состояния выходов соответствующего блока 12-14.

Четырехразрядный счетчик 8 используется для организации циклического повторения одной или группы из нескольких микрокоманд. Режим работы счетчика 8 задается сигналами на его входах параллельной загрузки и обратного счета. Сигнал, поступа- с ющий с формирователя 10 на вход параллельной загрузки счетчика 8, разрешает прием кода длительности цикла с входов 31 при единичном значении тактового сигнала. Код длительности цикла может приниматься от внешнего источника или с регистра 25. Состояние счетчика 8, равное 0000, характеризуется наличием единичного потенциала на выходе дешифратора 9. Содержимое счетчика 8 высвечивается на элементах 5.

Выработка управляющих сигналов на формирователь 15, блоки 12-14, а также счетчик 8 осуществляетя фор5

0

0

5

мирователем 10. Эта чисто комбинационная схема формирует набор выходных сигналов на основе кода 41 управления, задаваемого в соответствующем поле слова микрокоманды. Одновременно формирователь 10 выполняет функцию проверки сигнала 33 условия. Всего формирователь 10 реализует 16 различных инструкций управления послдовательностью микрокоманд.

Триггер позволяет осуществлять начальный пуск микропрограммы. Нажати ем клавиши (сигнал 26) триггер 11 устанавливается в 1, На лицевой панели это подтверждается свечением соответствующего элемента 5. Установка триггера 11 в единичное состояние приводит к появлению нулевого сигнала на входе 18 блока и, соответственно, нулевого кода на его выходах. С появлением первого импульса на входе 34 в регистр 25 записывается слово микрокоманды, хранившееся в блоке 24 по нулевому адресу5 а триггер 11 сбрасывается в О. Дальнейшая последовательность микрокоманд зависит от кода инструкции управления, записанной в нулевой микрокоманде.

Перед работой в блок 24 должна быть загружена микропрограмма должен быть определен адрес каждого слова микрокоманды и двоичные коды содержимого микрокоманды, как ее адресной части (поле адреса перехода и поле инструкции управления последовательностью микрокоманд), так и управляющей части. Фактически назначение двоичных разрядов управляющей части зависит от операционного устройства, управляемого проектируемым микропрограммным YY. Структура слова микрокоманды, используемой при по- стро°ении микроЭВМ, показана на фиг.3 Назначение различных полей слова микрокоманды в этом случае однозначно определено и указано на клавиатуре набора данных. Выходы регистра 25- (кроме разрядов, относящихся к адресной части) выведены на лицевую панель.

Перед записью микропрограммы рекомендуется выполнить коммутацию источников и приемников сигналов с входами и выходами микропрограммного YY. Подается сигнал с генератора 1 или формирователя ,2 на вход 34, выхо ды формирователя 15 соединяются с

0

5

0

5

0

5

0

5

входами 38. Сигналы на входы счетчика 8 и блоков 13 и 14 подаются в случае необходимости. То же относится к коммутации выходных сигналов регистра 25. Сигнал с выхода дешифратора 9 может быть подан на один из входов регистра состояния. На выходе дешифратора 23 появляется импульсный синхросигнал, совпадающий с моментом считывания слова микрокоманды из нулевой ячейки бпока 24. При работе в динамическом режиме этот сигнал может быть подан на вход синхронизации коммутатора входных каналов осциллографа.

Формула изобретения

Устройство для обучения, содержащее генератор, формирователь импульсных последовательностей, клавишные регистры и преобразователь кодов, выходы которых соединены с соответствующими входами первой, второй, третьей и четвертой групп коммутатора, первый и второй выходы и входы первой и второй групп которого подключены к входам соответственно формирователя импульсных последовательностей и преобразователя кодов и входам групп клавишных регистров и элементов индикации, а выходы третьей группы и входы пятой группы являются соответствующими входами к выходами изучаемых элементов, отличающееся тем, что, с целью расширения дидактических возможностей устройства, в него введены счетчик циклов, первый и второй дешифраторы, формирователь команд, триггер, первый, второй, третий блоки передатчиков, формирователь кодов, мультиплексор, блок памяти и регистр, первый, второй и третий выходы которого подключены к соответствующим входам коммутатора,информационный вход - к выходу блока памяти, первый и второй выходы - к информационным входам соответственно первого блока передатчиков и формирователя команд, а синхровход - к соответствующим входам блока памяти, второго дешифратора и формирователя кодов, установочному входу триггера и третьему выходу коммутатора, четвертый выход которого соединен с первым информационным входом мультиплексора, второй информационный вход которого является адресным входом устройства, синхровход - соответствующим входом устройства, а выход подключен к четвертому входу коммутатора, информационному входу второго дешифратора и адресному входу блока памяти, информационный и управляющий входы которого являются соответствующими входами устройства, выход вто- рого дешифратора соединен с пятым входом коммутатора, вход записи триггера является соответствующим входом устройства, а выход подключен к шестому входу коммутатора и первому управляющему входу формирователя команд, второй управляющий вход которого соединен с пятым выходом коммутатора, первый выход - с управляющим входом первого блока передатчиков и седьмым входом коммутатора, второй выход - с управляющим входом второго блока передатчиков и восьмым входом коммутатора, третий выход - с управляющим входом третьего

JQ 5

5

0

блока передатчиков и девятым входом коммутатора, выходы с четвертого по восьмой - с соответствующими управ- ляющими входами формирователя кодов, & девятый и десятый выходы - соответственно с первым и вторым управляющими входами счетчика циклов, информационные входы второго и третьего блоков передатчиков подключены соответственно к шестому и седьмому выходам коммутатора, а выходы - к информационным входам формирователя кодов, соединенным с выходом первого блока передатчиков, синхровход и информационный вход счетчика циклов подключены соответственно к восьмому и девятому выходам коммутатора, а выход - к десятому входу коммутатора и входу первого дешифратора, выход которого соединен с одиннадцатым входом коммутатора, двенадцатый вход которого подключен к выходу формирователя кодов.

Изобретение относится к средствам обучения и может использоваться для обучения студентов основам цифровой вычислительной техники. Цель изобретения - расширение дидактических возможностей. Устройство содержит генераторы 1, формирователь 2 импульсных последовательностей, два клавишных регистра 3, преобразователь 4 кодов, элементы 5 индикации, изучаемые элементы 6, коммутатор 7, три блока 12 - 14 передатчиков, счетчик 8 циклов, два дешифратора 9, 23, формирователь 10 команд, триггер 11, формирователь 15 кодов, блок 24 памяти, мультиплексор 22 и регистр 25. Устройство позволяет изучать микропрограммные устройства управления как в составе микроЭВМ, так и с произвольным операционным устройством, а также обучать формированию произвольных цифровых последовательностей, необходимых для организации тестового и функционального диагностирования проектируемых дискретных устройств. 5 ил.

ФагЬ

«25

Фие.5