Анализатор экстремальных значений аналогового сигнала Советский патент 1990 года по МПК G01R19/04 

СП

vj

4 С

Изобретение относится к области исследования аналогового сигнала, выраженного напряжением или током. Цель изобретения - расширение функциональных возможностей за счет определения и регистрации участков с неизменяемыми параметрами исследуемого аналогового сигнала. Цель достигается введением дополнительных блоков: компаратора 6 с зоной нечувствительности, триггера 8, элемента ИЛИ 7. Кроме того, устройство содержит запоминающий блок 1, дифференциатор 2, нуль-орган 3, счетчик 4, триггер 5. 2 ил.

Фиг.1

Изобретение относится к аналого- i вой вычислительно технике, технике измерений и может быть использовано в системах, имеющих в.ыходные сигналы в виде напряжения или тока.

Цель изобретения - расширение функ1Щональных возможностей анализа- тора экстремальных значений аналогового сигнала за счет обеспечения оп- ределения и регистрации в исследуемом сигнале участков с неизменньши на интервале времени параметрами.

На фиг. 1 приведена функциональная схема анализатора экстремальных значений аналогового сигнала; на фиг. 2 - временные диаграммы его работы.

Анализатор содержит, запоминающей блок 1, дифферен1 1атор 2, нуль-орган 3, счетчик 4, триггер 5, компаратор 6 с зоной чувствительности, элемент ЮТИ 7 и триггер 8. Выход запоминающего блока 1 является выходом устройства, а информационньй вход соединен с входом устро7Чства и входом дифферециатора 2, выход которого соединен с входами компаратора 6 с зоной чувствительности и нуль-органа 3,. выход которого соединен с входом счетчи- ка 4 и вторым входом триггеров 5 и 8, первый вход триггера 5 соединен с выходом счетчика 4, а выход - с йТорьм входом элемента ИЛИ,выход комлтаратора 6 с зоной нечувствительност соединен с вторьМ входом триггера 8, выход которого является вторым выходом устройства и соединен через элемент 1ШИ с управляюп м входом запоминающего блока 1.

Анализатор работает следующем

образом.

Входной аналоговый сигнал фиг.2а) поступает на вход запоминающего блока 1 и дифференциатора 2

(фиг. 26). С выхода дифферешщатора 2 сигнал поступает на вход нуль-органа 3 и компаратора 6 с зо ной нечувствительности. С выхода нуль-органа 3 импульсные сигналы (фиг.2в), соответствующие экстремумам входног сигнала, поступают на счетчик 4, второй вход триггера 5 и первый вхо (синхронизирующий) триггера 3, на второй вход которого поступают им- пульсы с выхода компаратора 6 с зоной нечувст йитёльности (фиг. 2г).

Если входной сигнал устройства не проходит через экстремумы или не

.

имеет участка с неизменными параметра- ми, то на входы триггера 8 с выхода компаратора 6 и нуль-органа 3 подаются логические О, которые удерживают триггер 8 в сброшенном состоянии. При прохождении сигнала через экстремумы на второй вход (R-вход) триггера 8 поступает сигнал логической 1, который разрешает работу триггера 8. Одновременно с этим на первый (стробирующий) вход приходит высокий потенциал, по спаду которого триггер 8 может быть переключен. Но к моменту спада на стробирукяцем входе устанавливается нулевой потенциал на R-входе триггера 8, который не дает ему установиться в единичное состояние. Если же в этот момент аналоговый сигнал имеет участок с неизменными параметрами, то на R-входе триггера 8 удерживается высокий потенциал, который разрешает установку триггера 8 в единичное состояние.

После окончания такого участка на R-вход подается логический О, который сбрасывает триггер 8.в исход ное состояние (фиг. 2д). Этот еди- ничньй сигнал с выхода триггера 3 поступает на второй вход элемента ЖВ 7, с выхода которого он проходит на управляющий вход блока 1 запоминания. В результате горизонтальный участок с неизменными параметрами исследуемого аналогового сигнала регистрируется запоминающим блоком 1 При этом на стробирующем выходе устроства присутствует сигнал, информирующий о моменте регистрации в блоке 1 значения участка с неизменными параметрами исследуемого аналогового

сигнала.

При поступлении на первый вход элемента ИЛИ 7 сигнала с триггера 5 элемент ИЛИ 7 также выдает управляющий сигнал на запоминающий блок 1 и регистрируется исследуемьи аналого сигнал- от п до п + 1 экстремума. Для этого надо в счетчике 4 задать п-й импульс экстремума. Тогда при приходе п-го импульса с выхода нуль- органа 3 на счетчик 4 последний выдает разрешающий сигнал на первый вход триггера 5, и он выдает сигнал высокого уровня на элемент ИЛИ 7 и на запоминающий блок 1. Триггер 5 переход в состояние низкого, уровня при проходе следующего (п + 1)-го импульса

Фиг. 2

Составитель А.Рафиков Редактор Н.Яцола Техред М.Дидык

Заказ 3050

Тираж 560

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Корректор С.Черни

Подписное