Рециркуляционный преобразователь кода во временной интервал Советский патент 1991 года по МПК H03M1/82 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании кодоуправляемых источников вых временных интервалов и является дополнительным к авт.св. № 1474847.

Целью изобретения является шение быстродействия преобразователя,

На чертеже представлена структурная электрическая схема преобразователя .

Рециркуляционный преобразователь кода во временной интервал содержит элементы И 1, 2, селектор-мультиплексор 3, триггер 4, элемент ИЛИ 5, элемент задержки 6, формирователь 7 импульсов, шину 8 запуска, игины 9 входного кода, счетный блок 10, дис- кретньй элемент задержки 11, шину 12

установки, дополнительные элемент ИЛИ 13, элемент И 14, Формирователь 15 импульсов, элемент ИЛИ 16, элементы И 17, 18, селектор-мультиплексор 19, триггер 20, элемент ИЛИ 21, элемент задержки 22, шины 23 входного кода, счетный блок 24, дискретный элемент задержки 25, элемент ИЛИ 26, элемент И 27, элемент ИЛИ 28 и выходную шину 29.

Рециркуляционный преобразователь представляет собой каскадное соединение двух малоразрядных преобразователей код - временной интервал л (МПКВ). При этом счетный блок 24 может быть выполнен аналогично счетному блоку 10 по основному авторскому свидетельству.

0

со

3 N5 J

гч

Преобразователь работает следующим образом.

Перед началом преобразования сигналом по шине 12 счетные блоки 10 и 24 устанавливаются в нулевое состояние, а RS-триггеры 4, 20 сигналами на своих выходах запирают элементы И 2, 18 и отпирают элементы И 1, 17.

Затем на шинах 9 и 23 устанавли- вается значение преобразуемого кода, описываемого m разрядами позиционного двоичного кода (ПДК), причем на шинах 9 устанавливается группа из mf старших разрядов преобразуемого кода, а на шинах 23 - группа из nig младших разрядов преобразуемого кода. Группа из т/ старших разрядов преобразуемого хода фиксируется в счетном блоке 10 основного МПКВ, а группа из т2 младших разрядов преобразуемого кода фиксируется в счетном блоке 24 дополнительного МПКВ,

По сигналу запуска по шине 8 формирователь импульсов 7 вырабатывает прямоугольный импульс образцовой длительностью , 2 2Д1Г, а формирователь импульсов 15 - длительностью t, Значение Дt выбирается исходя из требуемой точности и определяет дис- кретность преобразования.

Прямоугольный импульс образцовой длительности t вводится во временной рециркулятор МПКВ первого каскада, образованный элементами 3, 5, 6,11,

При первой рециркуляции на выходе элемента ИЛИ 5 вырабатывается импульс длительностью t ( it,. При второй рециркуляции на выходе эле- мента ИЛИ 5 (выход временного рецир- кулятора) вырабатывается импульс длительностью tjj ty( + t9it 2 &t(, где t. - время задержки элемента задержки 6, причем необходимо, чтобы Сэг, &t i Одновременно элемент задержки 6 должен}обладать высокой стабильностью и вносить минимально возможные искажения при задержке импульсов. Таким образом, при каждой ре- циркуляции исходный импульс образцовой длительности fit, последовательно расширяется на одну и ту же величину СЭ ti Одновременно счетный бло 10 по своему счетному входу осуществляет подсчет числа рециркуляции,при этом селектор-мультиплексор 3 по мер заполнения счетного блока 10 осуществляет последовательное переключение

отводов дискретного элемента задерж- ки 11, выполненного с п . 2т -1 отводами, причем дискретность задержки между отводами должна быть t. A.t, . Полное время задержки дискретного элемента задержки 11 равно ,.

Логика переключения отводов дис- . кретного элемента задержки 11 заключается в следующем.

Например, при первой рециркуляции в счетном блоке 10 по его счетному входу зафиксируется число, равное единице, в результате чего посредством селектора-мультиплексора 3 первый отвод дискретного элемента задержки 11 (задержка t«, ) соединяется с первым входом первого элемента И 1. Поэтому импульс длительностью t ut, задерживается в дискретном элементе задержки 11 на время t« . При второй рециркуляции импульс длительностью tx tj(( + 2 u.t задерживается уже на время 2 tr. Таким

8

образом, по мере увеличения числа

рециркуляции и соответственно по мере увеличения содержимого счетного блока 10 селектор-мультиплексор 3 осуществляет последовательное изменение времени задержки сигнала от ti, до

п« Нг

Процесс рециркуляции происходит до тех пор, пока число рециркуляции не станет равным значению преобразуемого кода. В момент равенства на информационном выходе счетного блока 10 вырабатывается импульсный сигнал,,который посредством RS-триггера 4 вырабатывает разрешающий сигнал на элемент И 2 и запрещающий сигнал на элемент И 1. Таким образом на выходе элемента И 2 вырабатывается импульсный сигнал длительностью tj,-At A, ut|, где значение ft,(2 n -1)J, причем р,мвкс . Одновременно импульсный сигнал длительностью t jj л $, &t, через элемент ИЛИ 16 поступает на вход дополнительного элемента ИЛИ 21 МПКВ второго каскада. Описанный процесс происходит при условии, что А, 0.

При Bs 0 прямоугольный импульс образцовой длительности &t, вырабатываемый формирователем импульсов 15, поступает через элемент .ИЛИ 16 на вход элемента ИЛИ 21.

В МПКВ второго каскада значение времени задержки элемента задержки 22 должно быть tg ut. Дискретный элемент задержки 25 выполнен с ng

отводами и дискретностью задержки между отводами t ДС , .причем первый отвод имеет время задержки tjj A aKcAt, +&Г, второй г / 1максЛс + 2 г /З мак + 3 At и т д а полное время задержки, т.е. от пер- .

вого до отвода )ма|сС ДЦ + + n4(na;M) At. в случае |2, / 0 и

2)2 0 (MDt(2mi-1) причем a 2m2-l , во временном рециркуляторе второго каскада осуществляется рециркуляция импульса длительностью tEn с последовательным расширением на время tэ fit. В момент равенства числа рециркуляции, зафиксированных в счетном блоке 24 2 числу на выходе элемента И 1-8 вырабатывается импульс длительностью

IIXп

Схд txa + p2At, который через

элемент ИЛИ 28 поступает на выходную шину 29.

Если же /3, 0 и (32 0 то на выходной шине 29 импульсный сигнал отсутствует, так как элементы И 2, 18 закрыты.

При А, 0 и г 0 закрыт, а элемент И 1 пульсный сигнал образ ностью Дt от формиров сов 15 вводится во вр кулятор второго каска ществляется последова ширение на величину t JQ зультате чего на выхо вырабатывается импуль тельностью /За ut.

При р, Ј 0 и /32 0 15 закрыт, а элементы И и на выходной шине вы сигнал длительностью

20

25

Б общем случае дли пульсного сигнала, вы на выходной шине 29 ( образования) , имеет в

(liAt, +

Р, ut,П

2 Atп

Оп

СУ

7П

Так как t( + 1) At,

2

tH2

4

(В|фгма +1)+(г) ut, при/3, и

P,( +D при/3,/0 0

ft- Д t при3, и/5г

при(, и/52 0

О

.

6317276

При А, 0 и г 0 элемент И 2 закрыт, а элемент И 14 открыт и импульсный сигнал образцовой длительностью Дt от формирователя импульсов 15 вводится во временной рецир- кулятор второго каскада, где осуществляется последовательное его расширение на величину t fit, в ре- JQ зультате чего на выходной шине 29 вырабатывается импульсный сигнал длительностью /За ut.

При р, Ј 0 и /32 0 элемент И 18 15 закрыт, а элементы И 2, 27 открыты и на выходной шине вырабатывается сигнал длительностью /3, L t.

Б общем случае длительность импульсного сигнала, вырабатываемого на выходной шине 29 (результат преобразования) , имеет вид

(liAt, + Мс приР °И

Р, ut,ПРИ/ii °и /За 0

2 Atпри(5, 0и /52#)

Оприjl, 0и J32 °.

СУ

7П

Так как t( + 1) At,

2

tH2

) ut, при/3, и

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании кодоуправляемых источников образцовых временных интервалов. Изобретение является дополнительным к изобретению по авт. св. № 1474847. Целью изобретения является повышение быстродействия преобразователя. Преобразователь содержит семь элементов И, шесть элементов ИЛИ, два селектора-мультиплексора, два триггера, два элемента задержки, два формирователя импульсов, шину запуска, шины входного кода, два счетных блока, два дискретных элемента задержки, шину установки и выходную шину. Структура преобразователя представляет собой каскадное соединение двух малоразрядных преобразователей код-время, каждый из которых осуществляет рециркуляцию калиброванных импульсов малой длительности. 1 ил. е

При этом время преобразования

Tnp Tnpi + Тпр2 )

где время преобразования соответст - венно основного и дополнительного мт- лоразрядных преобразователей код- время

п,

fl

.

2/U

i

т -гхг t- + i J ll ifflie L±ii о А Тпр2- макс 1 +2

Тогда

т

Ј ifЈ . макс +Ц

Тпр| 4макс(макс +1) CfiawaKC +O+ /лаке ф 2 макс +1 )+ гллакс фз/иакс +1)

ПР |}гмакс

т.е.

m , m ,

т/2.

св. № 1474847, отличающий- с я тем, что, с целью повышения быстродействия преобразователя, в него 54. введены первый, второй, третий, четвертый и пятый дополнительные элемен ты ИЛИ, первый, второй, третий и чет вертый дополнительные элементы И, до полнительные элемент задержки, форФормула изобретения

Рециркуляционный преобразователь кода во временной интервал по авт.

Vfp,.

ф

Чмакс ЧР макс

+ 1

((

2 маке

+D +

фгшкс+О + кис + о ДсОдновременно в случае преобразователя прототипа время преобразования

А ,-

т 1 л

45

р N/waKc (Ммак«+Ой t; m

ГД NMqJ,c 1.

Следовательно, выигрыш во времени преобразования составит величину

св. № 1474847, отличающий- с я тем, что, с целью повышения быстродействия преобразователя, в него введены первый, второй, третий, четвертый и пятый дополнительные элементы ИЛИ, первый, второй, третий и четвертый дополнительные элементы И, дополнительные элемент задержки, формирователь импульсов, триггер, селектор-мультиплексор, дискретный элемент задержки и счетный блок, информационные входы которого соответственно объединены с входами четвертого дополнительного элемента ИЛИ и являются дополнительными шинами входного кода, вход установки объединен с Р-входом дополнительного триггера и является шиной установки, информационный выход подключен к S-входу дополнительного триггера, а выходы управления соответственно соединены с управляющими входами дополнительного селектора- мультиплексора, информационные входы которого соответственно соединены с выходами дополнительного дискретного элемента задержки, вход которого объединен со счетным входом допол- нительного счетного блока и подключен к выходу третьего дополнительного элемента ИЛИ, первый вход которого соединен с выходом второго дополнительного элемента ИЛИ, а второй вход через дополнительный элемент задержки соединен с третьим входом третьего, дополнительного элемента ИЛИ и подключен к выходу второго дополни- тельного элемента И, первый вход которого объединен с первым входом третьего дополнительного элемента И и подключен к выходу дополнительного селектора-мультиплексора, а второй

вход соединен с инверсным выходом дополнительного триггера, прямой выход которого соединен с вторым входом третьего дополнительного элемента И, третий вход которого подключен к прямому выходу четвертого дополнительного элемента ИЛИ, инверсный выход которого соединен с первым входом четвертого дополнительного элемента И, второй вход которого подключен к выходу второго элемента И, а выход соединен с первым входом пятого дополнительного элемента ИЛИ,, выход которого является дополнительной выходной шиной, а второй вход соединен с выходом третьего дополнительного элемента Ир причем входы первого дополнительного элемента ИЛИ являются соответствующими шинами входного кода, прямой выход соединен с третьим входом второго элемента И, инверсный выход подключен к первому входу первого дополнительного элемента И, второй вход которого соединен с выходом дополнительного формирователя импульсов, вход которого является шиной запуска, а выход первого дополнительного элемента И соединен с первым входом второго дополнительного элемента ИЛИ, второй вход которого подключен к выходу второго элемента И,

Записи

У cm Л о