Устройство для отображения информации на экране электронно-лучевой трубки Советский патент 1991 года по МПК G09G1/08 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах вывода ЭВМ и в системах отображения информации.

Цель изобретения - повышение быстродействия устройства путем уменьшения времени считывания из памяти информационного описания символов.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - функциональная схема первого преобразователя кодов на фиг.З - диаграммы, поясняющие структуру информационных описаний известного и предлагаемого устройств,и таблица соответствия элементам аппроксимации кодов направлений их формирования и функций возбуждения по координатам X и Y.

Устройство содержит первый и второй преобразователи 1 и 2 кодов, первый 3, второй 4 и третий 5 блоки памяти, блок б синхронизации, первую группу 7 элементов ИЛИ, вторую группу 8 элементов ИЛИ, элемент И-НЕ 9, первый 10, второй 11, третий 12 и четвертый 13 регистры сдвига, первый и второй формирователи 14 и 15 отклоняющих напряжений, элемент 16 задержки, управляющий вход 17 устройства, информационный вход (Код символа) 18. Позициями 19-22 на чертеже обозначены соответственно первый выход (Конец символа), второй выход (Импульс подсвета) , третий и четвертый выходы (отклоняющих напряжений X(t) и Y(t) соответственно) устройства.

OS

ел

со

k-ft.

CD

Первый преобразователь . 1 кодов предназначен для преобразования кода символа в адрес одного из трех бло ков памяти. Первый преобразователь 1 кодов содержит шифратор 23, первую и вторую 24 и 25 группы элементов ИЛИ, элемент ИЛИ-НЕ 26s два элемента ИЛИ 27 и 28 и дешифратор 29. Управляющий (V) и информационный (G) входы дешифратора 29 являются соответственно управляющим (V) и информационным (G) входами первого преобразователя I кодов. Выходы элемента ИЛИ 27, элемента ИЛИ-НЕ 26 и элемента ИЛИ 28 являются соответственно первым (S), вторым (Т) и третьим (Q) выходами преобразователя 1. Входы элемента ИЛИ 27 разделены на две группы,первая группа входов соединена соответственно с первой группой выходов 1-тп дешифратора 29 и с первыми вхо дами элементов ИЛИ 24 и 25 групп. Своими выходами элементы ИЛИ 24 и 25 связаны соответственно с входами и (т2+1)-тЈ шифратора 23. Входы (m2+l )m шифратора 23 подключены соответственно к второй группе входов первого элемента ИЛИ 27 и к выходам ()-al дешифратора 29. Выходы (m + 1 )-() дешифратора 29 соединены соответственно с вторыми входами элементов ИЛИ 24 и 25 групп,- Третьи входы элементов ИЛИ 24 подключены соответственно к входам элемента ИЛИ 28 и выходам ( (где N m,,+ TUQ+ т,, - мощность алфавита) дешифратора 29. Выходы С1-С1 шифратора 23 являются выходами С1-С1 преобразователя 1 и связаны соответственно с адресными входами АО-А1 блока 3 памяти. Аналогично выходы С1-Сг связаны с адресными входами А1-Аг блока 4 памяти, а выходы - с ад- ресными входами АО-АК блока 5 памяти.

Второй преобразователь 2 кода служит для преобразования кода направления формирования элемента в четырехразрядный код функций возбуждения этого элемента. Следует отметить, что на фиг.Зд графы 3 и 4 представляют собой таблицу истинности работы второго преобразователя 2 кода.

Осуществляется группировка изображений (символов) алфавита на три группы с примерно одинаковыми информационными затратами в каждой группе: р - разрядность информационного описаний наиболее длинного символа в

0

5

0

5

0

5

0

5

0

5

первой группе (она определяется разрядностью информационного описания самого сложного символа алфавита), q - разрядность информационного описания наиболее длинного символа во второй группе, s - разрядность информационного описания наиболее длинного символа третьей группы.

Блок 3 памяти предназначен для хранения информационного описания символов первой группы и имеет разрядность слова р. Блок 4 памяти предназначен для хранения информационного описания символов второй группы и имеет разрядность слова q. Блок 5 памяти предназначен для хранения информационного описания символов третьей группы и имеет разрядность s.

Блок 6 синхронизации предназначен для синхронизации работы блоков устройства, он вырабатывает на одном своем выходе импульс Сдвиг на сдвигающие входы регистров 10-13, а на другом выходе - сигнал Разрешение на управляющие входы первого преобразователя кодов и регистров 10-13 сдвига.

Первая и вторая группы 7 и 8 эле- ментов ИЛИ служат как сборки сигналов из блоков памяти для записи в регистры информационного описания изображения, которое необходимо воспроизвести на экране ЭЛТ (не показана) .

Элемент И-НЕ 9 служит для выработки сигнала Конец формирования символа на выход 19, по которому электронг ный луч устанавливается на следующее знакоместо и производится выборка информационного описания следующего символа из блоков 3-5 памяти.

Регистры 10-13 сдвига предназначены для хранения информационного описания изображения, которое формируется на экране ЭЛТ в данный момент. В регистрах 10-12 хранятся соответственно первый, второй и третий разряды кодов направлений формирования элементов изображения. Регистр 13 предназначен для хранения кода подсвета изображения. Сигнал с выхода старшего разряда регистра 13 сдвига поступает через выход 20 на модулятор ЭЛТ. Формирователи 14 и 15 предназначены для формирования отклоняющих напряжений X(t) и Y(t) соответственно.

Элемент 16 задержки предназначен для задержки сигналов Разрешение с

выхода блока 6 синхронизации с целью использования его в качестве сигнала разрешения записи в регистры 10-13 сдвига информационного описания,изображения. Время задержки элемента 16 выбирается равным сумме времени выборки информации из блоков 3-5 и времени задержки сигнала в блоке 1 и элементах ИЛИ 7 и 8.

Устройство работает следующим образом.

По входу 18 в устройство поступает код символа, который необходимо отобразить на экране ЭЛТ. По сигналу Пуск с входа I7 блок 6 синхронизации вырабатывает сигнал Разрешение, который поступает на дешифратор 29 первого преобразователя 1 кода.

образует контур формируемого символа. Сигнал с выхода старшего разряда регистра 3 сдвига поступает по выходу 20 на модулятор ЭЛТ, производя засветку нужных участков траектории электронного луча. На экране ЭЛТ отображается требуемый символ. Сигналы с параллельных выходов регистjg pa 13 поступают на входы элемента И-НЕ 9. В процессе формирования символа на экране ЭЛТ по мере выталкивания кода подсвета регистр 13 оказывается в кулевом состоянии. В момент

15 возникновения такой ситуации на выходе элемента И-НЕ 9 образуется сигнал, который является сигналом Конец формирования символа. Сигнал с выхода элемента И-НЕ 9 поступает на

В результате этого на выходах шиф- 20 вход блока 6 синхронизации, в реэуль

образует контур формируемого символа. Сигнал с выхода старшего разряда регистра 3 сдвига поступает по выходу 20 на модулятор ЭЛТ, производя засветку нужных участков траектории электронного луча. На экране ЭЛТ отображается требуемый символ. Сигналы с параллельных выходов регистpa 13 поступают на входы элемента И-НЕ 9. В процессе формирования символа на экране ЭЛТ по мере выталкивания кода подсвета регистр 13 оказывается в кулевом состоянии. В момент

возникновения такой ситуации на выходе элемента И-НЕ 9 образуется сигнал, который является сигналом Конец формирования символа. Сигнал с выхода элемента И-НЕ 9 поступает на

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода ЭВМ и в системах отображения информации. Цель изобретения - повы1- шенис быстродействия устройства путем уменьшения времени считывания из памяти информационного описания символов. Для этого в устройство введены два преобразователя кодов и элемент задержки с соответствующим функциональными связями. Изобретение позволяет изменить структуру информационных описаний символов, алгоритма их обработки, сократить объем памяти устройства (блоков памяти и регистров сдвига), уменьшить время считывания из памяти описания символа и его обра- р ботки. 1 з.п.ф-лы, 3 ил.

ратора 23 формируется адрес ячейки блока памяти, по которому хранится требуемый символ. Адресные шины общие для всех блоков 3-5 памяти, поэтому на одном из выходов S,T или Q преобразователя 1 с помощью логических элементов 26-28 в соответствии с возбужденным выходом дешифратора 29 вырабатывается единичный сигнал разрешения считывания на тот блок памяти, в котором хранится необходимый символ. Таким образом, из соответствующего блока памяти в регистры 10-13 через элементы ИЛИ 7 и 8 считывается

информационное описание символов. При- тем самым к уменьшению времени считы

45

чем в регистры 10-12 сдвига записываются соответственно первый, второй и третий разряды кодов направлений формирования элементов символа. В регистр I3 записывается код подсвета символа. Далее с выхода блока 6 синхронизации начинают вырабатываться сигналы Сдвиг, которые поступают на входы разрешения сдвига регистров 10-13. Сигналы с выходов регистров 10-12 сдвига поступают на входы второго преобразователя 2 кода, где трехразрядный код направления формирования элемента символа преобразуется в четырехразрядный код функций возбуж- 50 дения формируемого элемента символа. В соответствии с этим кодом формирователи 14 и 15 вырабатывают на своих выходах отклоняющие напряжения X(t) и Y(t). Напряжения X(t) и Y(t) 55 соответственно через выходы 21 и 22 поступают на отклоняющие системы ЭЛТ, в результате чего за цикл работы устройства движение электронного луча

вания из памяти информационного описа

ния символов. I

Так, в известном устройстве канал формирования изображений содержит 40 пять подканалов формирования: X ,Х, Y,Y,Z. Каждый из этих подканалов формирует соответствующую функцию возбуждения в виде последовательност двоичных сигналов. Информационное описание изображения представляет со бой код из последовательно записанны функций возбуждения соответствующих подканалов формирования изображения (фиг;За или б) и составляет п..яе,.., бит,

СО; 5 %акеГ

«qtce 1

максимальное количество разрядов в коде функции возбуждения одного подка нала i-й группы изображе ний, для известного устройства i 1,3. Объем памяти для хранения алфавита

тате чего прекращается формирование сигналов сдвига на выходе блока 5 синхронизации. Сигнал Конец формирования символа поступает на выход

устройства по выходу 19 и на этом заканчивается цикл формирования изображения на экране ЭЛТ.

Изобретение приводит к изменению структуры информационных описаний символов и алгоритма их обработки,что приводит к сокращению информационных затрат на описание отображаемого алфавита и,следовательно,объема памяти устройства (блоков памяти и регистров) и

тем самым к уменьшению времени считы

5

0

вания из памяти информационного описа-

ния символов. I

Так, в известном устройстве канал формирования изображений содержит 0 пять подканалов формирования: X ,Х, Y,Y,Z. Каждый из этих подканалов формирует соответствующую функцию возбуждения в виде последовательности двоичных сигналов. Информационное описание изображения представляет собой код из последовательно записанных функций возбуждения соответствующих подканалов формирования изображения (фиг;За или б) и составляет п..яе,.., бит,

СО; 5 %акеГ

«qtce 1

максимальное количество разрядов в коде функции возбуждения одного подканала i-й группы изображений, для известного устройства i 1,3. Объем памяти для хранения алфавита

W 5

nMQKCi N. 6ит

(1

где М - количество групп изображений; Ni- количество изображений в i-й группе.

Однако учитывая, что количество направлений формирования элементов изображения можно ограничить до восьми (фиг.Зд), то в предлагаемом уст- ройстве структура информационного описания изображения приведена к виду, представленному на фиг.3в,г.

Код каждого элемента аппроксимации формируемого изображения содержит 4s тыре бита информации, из которых три бита являются кодом направления формирования элемента изображения и один бит - код подсвета этого элемента.

Таким образом, в предлагаемом уст- ройстве

Wi 4пмакс; бит

I M . W 4 L , N;, бит.

Положительный эффект от использо- вания предлагаемого устройства состоит в том, что при сокращении количества информации, приходящейся на один элемент изображения, с 5 дв.ед. (в известном устройстве) до 4 дв.ед. (в предлагаемом устройстве) сокращается объем памяти в предлагаемом устройстве и уменьшается время считывания символа из памяти.

Формула изобретения

JQ

J5 20

25 30

35

40 50

5

хронизации подключен к первым управляющим входам регистров сдвига, первые информационные входы которых соединены с выходами первой группы первого блока памяти, выходы второй группы которого соединены с первыми входами соответствующих элементов ИЛИ первой и второй групп выходы которых подключены к вторым и третьим информационным входам регистров сдвига, вторые входы элементов ИЛИ первой и второй групп соединены с соответствующими выходами второго блока пам яти, третьи входы элементов ИЛИ второй группы соединены с соответствующими выходами третьего блока памяти, отличающееся тем, что, с целью повышения быстродействия устройства путем уменьшения времени считывания из памяти информационного описания символов, оно содержит первый и второй преобразователи кодов и элемент задержки, выход которого соединен с вторыми управляющими входами регистров сдвига, второй выход блока синхронизации подключен к входу элемента, задержки и к управляющему входу первого преобразователя кодов, информационный вход которого является информационным входом устройства, первый, второй и третий выходы первого преобразователя кодов подключены к входам разрешения считывания соответственно первого, второго и третьего блоков памяти, адресные входы которых подключены к соответствующим выходам группы первого преобразователя кодов, выходы первого, второго и третьего регистров сдвига подключены соответственно к входам второго преобразователя кодов, выходы которого подключе- ны к соответствующим входам формирователей отклоняющих напряжений.

2, Устройство по п.1, отличающееся тем, что первый преобразователь кодов содержит шифратор, первую и вторую группы элементов ИЛИ, f элемент ИЛИ-НЕ, первый и второй элементы ИЛИ, дешифратор, управляющий и информационный входы которого являются соответственно управляющим и информационным входами преобразовате ля, выходы первого элемента ИЩ, элемента ИЛИ-НЕ и второго элемента ИЛИ, являются соответственно первым, вторым и третьим выходами преобразователя, выход второго элемента ИЛИ подключен к первому входу элемента

ИЛИ-НЕ, второй вход которого соедине с выходом первого элемента ИЛИ, входы первой группы которого соединены с выходами первой группы дешифратора и с первыми входами элементов ИЛИ первой и второй групп, выходы которых подключены соответственно к входам первой и второй групп шифратора, входы- третьей группы которого соединены соответственно с входами второй

Ьг/

Группы первого элемента ИЛИ и дешифратора, выходы третьей группы которого подключены к вторым входам соответствующих элементов ИЛИ первой и второй групп, третьи входы элементов ИЛИ первой группы подключены соответственно к входам второго элемента ИЛИ и выходам четвертой группы дешифратора, выходы шифратора являются выхора- ми группы преобразователя.

19 21 22

«3 «Ч «5

(ея#)(Е1ш){Еяя)

ЖТМ WM ИГ ИййГгаГ ЬйЬУМ ОТ Щгщ ffi-ja3 fV i/nfrji I | jfift) 1

}хЛх,-|уЯУ1г,| а«аУ21уЯ2г{ втйтшийд мдиядящ I i/ fejil VWfWk I Itf( 1(вУш

gtff. a KHJwM

Щ Z, KH№ KHj Щ КНЛ

1651319 OmS

Яп

к $ (АО-Ах} Фиг. 2