Компаратор напряжения Советский патент 1991 года по МПК H03K5/24 G05B1/01 

Изобретение относится к импульсной технике и может использоваться в устройствах автоматического регулирования, аналоговых вычислитель ных машинах, аналого-цифровых преобразователях .

Целью данного изобретения является повышение чувствительности за счет компенсации небаланса и дрейфа нуля и повышение быстродействия за счет уменьшения времени перезаряда конденсаторов.

На чертеже представлена структурная схема компаратора напряжения.

Компаратор напряжения содержит два усилительных транзистора 1 и 2, объединенные эмиттеры которых через последовательно соединенные первый ключ 3 и первый генератор 4 тока соединены с первой шиной 5 питания, два накопительных конденсатора 6 и 7, первые выводы которых соединены с общей шиной, два истоковых повторителя на транзисторах 8 и 9, два согласующих транзистора 10 и 11, второй и третий ключи 12 и 13, входные шины 14 и 15, подключенные через базовые резисторы 16 и 17 к общей шине, второй генератор 18 тока, выходной триггер 19, выходы которого являются выходами 20, 2.1 компаратора, и последовательно соединенные генератор 22 импульсов и элемент 23 задержки, соединенные между собой коллектор первого усилительного 1 и затвор первого полевого 8 транзисторов, а также соединенные между собой коллектор второго усилительного 2 и затвор второго полевого 9 транзисторов, подключенные соответственно к первым выводам первого и второго накопительных конденсаторов 6 и 7, а общая шина через первый нагрузочный резистор 24 подсоединена к объединенным истоку первого полевого 8 и базе первого согласующего -10 .транзисторов, и через второй нагрузочный резистор 25 - к объединенным истоку второго полевого 9 и базе второго согласующего 11 тран- зисторов, а стоки полевых транзисторов 8,9 соединены с второй шиной 26 питания, катод через второй генератор 18 тока и последовательно соединенные с ним первый и второй разделительные резисторы 27, 28 подключен к амитте- рам согласующих транзисторов 10, 11, коллекторы : которых соответственно

,

5

0

5

0

5

0

5

0

5

соединены с R- и S-входами выходного триггера 19 и через третий И четвертый нагрузочные резисторы 29, 30 - с первой шиной 5 питания, два дополнительных транзистора 31 и 32, две дифференциальные пары подзарядных транзисторов 33 - 36, две пары транзисторов 37 - 40 элемента сравнения, шесть генераторов 41 - 46 тока, четвертый и пятый ключи ч7 и 48, два ограничителя 49, 50 выходного напряжения, логический элемент ИЛИ 51, пятый, шестой, седьмой и восьмой нагрузочные резисторы 52 - 55, четыре резистора 56 - 59 обратной связи и четыре разделительных резистора 60 - 63, два входных транзистора 64 и 65, причем базы входных транзисторов 64, 65 соединены с входными шинами 14 и 15, эмиттеры через последовательно соединенные второй ключ 12 и третий генератор 41 тока подключены к второй шине 26 питания, которая подключена через последовательно соединенные четвертый генератор 42 тока и третий ключ 13 к эмиттерам дополнительных транзисторов 31 и 32, через последовательно соединенные пятый генератор 43 тока и четвертый ключ 47 - к эмиттерам первого и второго подзарядных транзисторов 33 и 34, через последовательно соединенные шестой генератор 44 тока и пятый ключ 48 - к эмиттерам третьего и четвертого подзарядных транзисторов 35 и36,коллекторы первого и третьегоподзарядных транзисторов 33 и 35 соединены с общей шиной,коллектор второго подзарядного транзистора 34 соединен с коллектором первого усилительного транзистора 1,) а коллектор четвертого подзарядного . транзистора 36 - с коллектором второго усилительного транзистора 2,коллекторы

.первого входного 64 и первого дополнительного 31 транзисторов соединеныс ба- зой первого усилительного транзистора 1 -4-1 и подключены через пятый нагрузочный резистор 52 к первой шине 5 питания, которая через шестой нагрузочный резис. тор 53 подсоединена к коллекторам второго усилительного 2, второго до.полнительного 32 и базе второго усилительного 2 транзисторов, при этом базы первого и второго дополнительных транзисторов 31,32 соединены соответственно с R- и S-входами триггера 19, а также с первым и вторым ограничителями 49, 50 напряжения, базы первого и четвертого транзисторов

37, 40 элемента сравнения соединены с истоками первого и второго полевых транзисторов 8 и 9, а базы второго и третьего транзисторов 38, 39 элемента сравнения - с шиной источника опорного напряжения, эмиттеры первого и второго транзисторов 37, 38 элемента сравнения через третий и четвертый разделительные резисторы 60, 61 и последовательно соединенный с ними седьмой генератор 45 тока подключены к первой шине 5 питания, которая через восьмой генератор 4b тока подключена к первым выводам пятого 62 и шестого 63 разделительных резисторов, вторые вывгды которых соединены с эмиттерами третьего и четвертого транзисторов 39,40 элемента сравнения коллекторы первого и второго транзисторов 37, 38 которого соединены с базами первого и второго подзарядных транзисторов 33, 34 и соответственно через первый и второй резисторы -56, 57 обратной связи - с первым выводом седьмого нагрузочного резистора 54, второй вывод которого соединен с второй шиной 26 питания, коллекторы третьего и четвертого транзисторов 39, 40 элемента сравнения соединены с базами четвертого и третьего подзарядных транзисторов 35, 36 и соответственно через третий и четвертый резисторы 58, 59 обратной связи - с первым выводом восьмого нагрузочного резистора 55, выход генератора 22 соединен с управляющим входом третьего ключа 13 и первым входом элемента ИЛИ 51, второй вход которого соединен с выходом элемента 23 задержки, а выход - с управляющими входами первого 3, четвертого 47 и пятого 48 ключей

Компаратор напряжения работает следующим образом.

В начале интервала времени, на котором производится сравнение напряжения входного сигнала с опорным по сигналу генератора 22 импульсов, на период ЬГ замыкаются ключи 12,13, 47 и ч8. Замыкание ключа 13 на интервале Јг вызывает отпирание транзисторов 31,32 по эмиттерам. Выходное напряжение компаратора, приложенное к базам транзисторов 31 и 32, усиливается ими и поступает на базы транзисторов 1, 2, в эмиттеры которых в результате замыкания ключа 3 поступает ток генератора 4, перераспределяясь между

5

транзисторами 1, 2 пропорционально напряжениям, приложенным к их базам, т.е. выходному напряжению компаратора. Коллекторные токи транзисторов 1,2 разряжают конденсаторы 6, 7. В то же время коллекторными токами транзисторов 33, 36 происходит заряд этих конденсаторов. Равенство токов заряда и разряда поддерживается цепями внутренней отрицательной обратной связи, содержащими элементы сравнения на транзисторах 37, 38 и 39, 40. Благодаря внешней отрицательной обратной 5 связи на транзисторах 31, 32 разность напряжений на- конденсаторах снижается до величины, при которой выходное напряжение компаратора станет равным нулю. После размыкания ключей 12, 13, 47 и 48 это напряжение сохраняется до момента появления импульса на выходе элемента 23 задержки соответственно началу интервала Јг сравнения напряжения входного сигнала с опорным. В момент появления импульсов напряжения на выходах элемента 23 задержки и логического элемента ИЛИ 51 замыкаются ключи 12, 13, 47 и 48 на времяЈг,в результате чего транзисторы 64,65,1,2,33,34 и35,36 отпираются.Усиленное транзисторами 64,65 входное напряжение поступаете базы транзисторов 1 |и 2, коллекторные токи которых разряжают1 , накопительные конденсаторы 6, 7, в то же время заряд которых осуществляется коллекторными токами транзисторов 34, 36. Разряд - заряд конденсаторов осуществляется в течение времени Јг , в конце которого на конденсаторах установится разность напряжений, пропорциональная входному сигналу. Эта разность напряжений поддерживается неизменной после размыкания ключей 12, 13, 47, 48 до момента запуска генератора 22. Усиленное транзисторами 64, 65 и 1,2 входное напряжение через истоковые повторители на транзисторах 8, 9 и согласующие транзисторы 10, 11 поступает на R- и S-входы триггера 19, устанавливая его в одно из устойчивых состояний. Так как напряжение на выходе линейной части компаратора (на коллекторах транзисторов 10, 11) перед моментом занесения входного сигнала равнялось нулю, то усиленное транзисторами 64, 65 и 1,2 входное напряжение, превышающее порог срабатывания триггера 19, устанавливает последний

0

5

0

0

5

5

в состояние, соответствующее входному сигналу.

Для ограничения уровней напряжения на входах триггера 19 установлены ограничители 49, 50 напряжения, в функции которых могут использоваться стабилизирующие диоды.

Внутренняя обратная связь, содержащая схему сравнения на транзисторах 37 - 40 и управляющая током заряда конденсаторов, служит для отслеживания уровня заряда накопительных конденсаторов и равенства токов заряда и разряда конденсаторов. Напряжения заряда накопительных конденсаторов изменяются относительно некоторого уровня U0, при котором U-ух О и которое задается напряжением опорного источника, т.е. U0 Uon+ U, u, где UOfi - напряжение опорного источника; DIM - напряжение затвор - исток полевого транзистора. Обычно для обеспечения максимального диапазона усиленного сигнала при линейном режи- ме работы усилительных транзисторов U 0 должно быть равно половине коллекторного напряжения питания, т.е. U0 Е/2, где Е А- напряжение источника 26, а изменение напряжения от вход ного сигнала U0/2, т.е, Е/4. Исходя из этого, определим максимальное быстродействие компаратора, характеризуемое, временем преобразования, которое равно сумме двух интервалов Јг - за- несения входного сигнала и обнуления схемы:

t - 2СГ -

(1)

40

де U ах - максимальное напряжение заряда конденсатора относительно Uc, равное U0/2;

1Г- ток генератора 22:, ,, - коэффициент усиления по току транзистора; С - емкость накопительного

конденсатора.

Численное значение t определим из условия использования маломощных среднечастотных транзисторов в схеме компаратора. При этом примем Е 15 В, что соответствует напряжению питания используемых в народном хозяйстве схем операционных усилителей, компараторов, аналого-цифровых преобразо- вателей: 1Г - С КГМФ. Емкость С принята при условии исполь50

55

эования в качестве накопительных кон денсаторов коллекторных емкостей транзисторов 1, 2, 34, 36 и емкости затвора транзисторов 8, 9, т.е„

Е С

ОМ,

1Ё -ю То

.-М

15 не. (2)

С целью увеличения быстродействия можно увеличить ток генераторов 4, 43 и 44.

По сравнению с прототипом быстродействие предложенного компаратора в 3 раза выше. Так как напряжение на конденсаторе изменяется от Е до U0 - Е/4, т.е. на величину ЗЕ/4, то

t

ЗЕ-С

(3)

5 0 5

0

,

0

5

При одинаковых значениях составляющих формулы (3) t прототипа равно 45 не.

Как было сказано, чувствительность компаратора прототипа ограничена величиной температурного и временного дрейфа нуля и небалансом схемы. В предложенном компараторе дрейф нуля и небаланс схемы компенсируются внешней обратной связью схемы.

Предложенная схема значительно превосходит по быстродействию и чувствительности известные схемы компараторов , ячеек выборки и хранения, аналого-цифровых преобразователей при сохранении усреднения входных сигналов на интервале стробирования усилительных транзисторов за счет интегрирования коллекторных токов с помощью емкостей.

Формула из о-б р е т е н и я

Компаратор напряжения, содержащий два усилительных транзистора, объединенные эмиттеры которых через последовательно соединенные первый ключ и первый генератор тока соединены с первой шиной питания, два накопительных конденсатора, первые выводы которых соединены с общей шиной, два исто- ковых повторителя на полевых транзисторах, два согласующих транзистора, второй и третий ключи, входные шины, подключенные через базовые резисторы к общей шине, второй генератор тока, выходной триггер, выходы которого являются выходами компаратора, и последовательно соединенные генератор чмпульсов и элемент задержки, соедиу16

пенные между собон коллектор первого усилительного транзистора и затвор первого полевого транзистора; а также коллектор второго усилительного транзистора и затвор второго полевого транзистора, подключенные соответственно к первьш выводам первого и второго накопительных конденсаторов, а общая шина через первый нагрузочньи резистор подсоединена к объединенным истоку первого полевого и базе перво- го согласующего транзисторов и через второй нагрузочный резистор - к объединенным истоку второго полевого и i

базе второго согласующего транзисторов, а стоки полевых транзисторов соединены с второй шиной питания, которая через второй генератор тока и но- следовательно соединение с ним первый и второй разделительные резисторы подключена к эмиттерам согласующих транзисторов, коллекторы которых соответственно соединены с R- и S-в хода- ми выходного триггера и через третий и четвертый нагрузочные резисторы - с первой шиной питания, отличающийся тем, что, с целью повышения быстродействия и чувствительности, в него введены дифференциальная пара входных и дифференциальная пара дополнительных транзисторов, две дифференциальные пары подзарядных транзисторов, две пары транзисторов элемента сравнения, шесть генераторов то ка, четвертый и пятый ключи, два ограничителя выходного напряжения и логический элемент ИЛИ, причем базы входных транзисторов соединены с входными шинами компаратора, эмиттеры входных транзисторов через последовательно соединенные второй ключ и третий генератор тока подключены к

,

второй шине питания, которая подключена через последовательно соединенные четвертый генератор тока и третий ключ к эмиттерам дополнительных транзисторов, через последовательно соединенные пятый генератор тока и чет

вертый ключ - к эмиттерам первого и второго подзарядных транзисторов, через последовательно соединенные шестой генератор тока и пятый ключ - к эмиттерам третьего и четвертого подзарядных транзисторов, коллекторы первого и третьего подзарядных транзисторов соединены с общей шиной} коллектор второго подзарядного тран

5 О 5

2Q 25.Q

30

35

45

50

49Ю

зистора соединен с коллектором первого усилительного транзистора, а коллектор четвертого подзарядчого транзистора - с коллектором второго усилительного транзистора, коллекторы первого входного и первого дополнительного транзисторов соединены с базой первого усилительного транзистора и подключены через пятый нагру- - зочныи резистор к первой шине питания, которая через шестой нагрузочный резистор подсоединена к коллекторам второго входного, второго дополнительного и базе второго усилительного транзисторов, при этом базы первого и второго дополнительных транзисторов соединены соответственно с R- и S-входами триггера, а также с первым и вторым ограничителями напряжения, базы первого и четвертого транзисторов элемента сравнения динены с истоками первого и второго полевых транзисторов соответственно, а базы второго и третьего транзисторов элемента сравнения - с шиной источника опорного напряжения, эмиттеры первого и второго транзисторов элемента сравнения через третий и четвертый разделительные резисторы и последовательно соединенный с ними седьмой генератор тока подключены к первой шине питания, которая через восьмой генератор тока подключена к первым выводам пятого и шестого разделительных резисторов, вторые выводы которых соединены с эмиттерами третьего и четвертого транзисторов элемента сравнения, коллекторы первого и второго транзисторов которого соединены с базами первого и второго подзарядных транзисторов и соответственно через первый и второй резисторы обратной связи - с первым выводом седьмого нагрузочного резистора, второй вывод которого соединен с второй шиной питания, коллекторы третьего и четвертого транзисторов элемента сравнения соединены с базами четвертого и третьего подзарядных транзисторов и соответственно через третий и четвертый резисторы обратной связи - с первым выводом восьмого нагрузочного резистора, второй вывод которого соединен с второй шиной питания, выход генератора импульсов соединен с управляюши входом третьего ключа и с первым входом элемента ИЛИ, второй вход которого соединен с выходом элемента задерж11165314912

ки и управляющим входом второго клю- дами первого, четвертого и пятого ча, а выход - с управляющими вхо - ключей.

i

i