Способ параметрического контроля МДП-интегральных схем Советский патент 1991 года по МПК G01R31/303 

-Изобретение относится к микроэлектротехнике, в частности, с способам параметрического контроля схемы на МОП-ТРАНЗИСТОРАХ.

Цель изобретения - сокращение времени контроля.

Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы. Оценка идет по результатам измерений контрольно-тестовых структур на пластине. Ионы щелочных металлов, образующие подвижный встроенный заряд (заряд подвижных ионов), могут располагаться в разных местах окисла, поэтому встроенный подвижный заряд в подзатворном окисле может не только снижать среднюю величину порогового напряжения контрольных тестовых структур, но и (что наиболее вероятно в этом случае) увеличивать разброс СКО (а ) величин пороговых

напряжений. Кроме того, при отборе пластины, разбраковке пластин на предмет проявления в них подвижного заряда в подзатворном окисле, необходимо иметь результаты измерения на каждой пластине не только пороговых напряжений контрольных тестовых структур, но и их крутизны. Результаты измерений крутизны контрольных тестовых транзисторов дают необходимую в этом случае информацию о толщине подзат- ворного окисла, ее разбросе по пластине и косвенно позволяют оценить величину заряда, обусловленного захватом носителей заряда поверхностных состояний. Неоднородность величин пороговых напряжений транзисторов на пластине зависит от факторов, обуславливающих неоднородность их крутизны, но кроме этого неоднородность величин пороговых напряжений транзисторов зависит и от наличия подвижного заряда в окисле, когда изменчивость значений

(

2

О

ю

N)

крутизны транзисторов на мласшне к этому фактору не чувствительна. Таким образом, сопоставляя средние значения и разброс крутизны транзисторов контрольных тестовых структур на пластине с величинами средних значений и разбросов их пороговых напряжений можно судить о наличии в подзатворном окисле транзисторов на пластине подвижного заряда, который приведет к сдвигу пороговых напряжений транзисторов и к отказу микросхем.

П р и м е р. На автоматическом измерительном стенде производят измерения пороговых напряжений и крутизн контрольных тестовых транзисторов в 10 микросхемах на пластине. Для 10 измеренных контрольных тестовых транзисторов определено значение с р едней величины пороговых напряжений Угг1,9 (8) и определена величина среднего квадратического откло нения (СКО) Г7ип 0,2 (В). Среднее значение крутизны вольт-амперной хэрамеристики (ВАХ) (/) измеренных тестовых транзисторов составило 21,4 мкА/В со средним квадратическим отклонением 0,43 мкА/В . Рассчитали по известной формуле коэффициенты вариации пороговых напряжений ( } п ) и (у-, ) крутизны, которые соответственно равны: уп 11% и у . Их отношение / У- составило 5,5.

Микросхемы с такими электрическими параметрами тестовых транзисторов обладают значи1ельной величиной подвижного встроенного арнда, так как рассеиьание по сравнению со средним значением величин пороговые напряжений тестовых транзисторов превосходит рассеивание по сравнению со средним значением величин крутизны этих же транзисторов. Микросхемы на пластине с такими тестовыми транзисторами считаются ненадежными без проведения термополевых испытаний.

При известном способе этот же результат был бы получен после измерения 10 контрольных тестовых транзисторен на- лождения величины Un, измерения величины порогового напряжения контрольного тестового транзистора, нагревания пластины, выдерживания ее при темпераivpe не менее 100°С ь течение более 1Ь мпн под электриче ;ким напряжением, пластины, повторного измерения порогового напряжения того : о самого тестового транзистора, что и до нагревании, определения величины сдвигл пороговое напряжения. Определен мая таким образом

-

10

20

величина сдвига является оценкой надежности микросхем.

На другой пластине из партии в тех же условиях проведения измерений получе- 5 ны следующие результаты: Un 1,5(В),

1Ъ(1-0,01(В),/3 2363;мкА/В2)1 сь 0,3 (мкА/ В2). Уп 0,7%, у, - 1,3 %, К уп/у, 0.5 .

Пластина считается годной, так как отсутствует значительный подвижный встроенный заряд в подзатворном окисле транзисторов.

Таким образом, при массовом произ- ,. еодстве интегральных микросхем способ дзет возможность сокращения производственного цикла путем устранения длительных и многочисленных операций испытаний измерении для получения достоверной информации о надежности изготовленных микросхем. Упрощение процесса параметрического контроля тестовых структур микросхем позволяет за счет отказа от термополевых испытаний повысить и про- 9П цент выхода годных пластин, JФормула из обретен и я

Способ параметрического контроля МДП ин гегральных схем, заключающийся в том, что для каждой пластины в партии кон- „, тролируемых МДП-интегральных схем выбирают заданное число МДП-интегральных схем и измеряют пороговые напряжения тестовых структур у каждой из выбранных МДП-интегральных схем, определяют величину среднечпадратического отклонения порогового напряжения на каждой пластине, о гли1. гющийся тем, что, с целью уменьшения времени контроля, у каждой из выбранных МДП-интегральных схем на пластине измеряют величину крутизны вольт- амперной характеристики транзистора тестовой структуры, определяют величину среднеь вадрэтического отклонения крутизны вольт-амперных характеристик на пла- . стине, а также коэффициенты вариации порогового напряжения и крутизны вольт- амперных характеристик, определяют отношение коэффициента вариации порогового напряжения к коэффициенту вариации крутизну вольт-амперных характеристик и по величине этого отношения судят о наличии или отсутствии подвижного встроенного заряда ч подлптворном окисле транзисторов данной пластины, причем считают МДП-ин- теграл кые схемы на пластине годными, если определенное отношение меньше един1, цы,

35

Ли

50

55

Изобретение относится к микроэлектронике. Цель изобретения - уменьшение времени контроля путем уменьшения количества длительных операций для оценки качества пластины. Сущность способа заключается в использовании результатов оценки величины встроенного заряда в подзатворном окисле транзисторов микросхемы. Оценка проводится по результатам измерения электрических параметров контрольных тестовых транзисторов на пластине, определения коэффициентов вариации пороговых напряжений, коэффициентов вариации крутизн и величины их отношения. Для пластин без встроенного подвижного заряда в подзатворном окисле транзисторов величина этого отношения меньше единицы.