Устройство сопряжения однородной вычислительной системы Советский патент 1992 года по МПК G06F15/177 

Изобретение относится к автоматике и вычислительной технике и предназначено для сопряжения однородных модулей в параллельных вычислительных системах.

Известно устройство для сопряжения вычислительных модулей в однородную вычислительную систему, содержащее блок управления, блок настройки и блок коммутации.

Недостатком этого устройства является низкое быстродействие вычислительных систем, построенных на основе этого устройства, поскольку участки канала обмена типа

цепь настраиваются последовательно один за другим, причем входы и выходы этих участков цепи указываются прямой адресацией с последующей дешифрацией адресов.

Прямая адресация частей цепи, составляющий один канал, связана с дополнительной загрузкой настраивающего модуля, поскольку он решает эту задачу с учетом текущего состояния всех устройств сопряжения, что снижает быстродействие систем.

Известно устройство для сопряжения модулей вычислительной системы, содержащее блок коммутации, блок настройки и блок управления.

Недостатком этого устройства являются его ограниченные функциональные возможности, проявляющиеся в неспособности организации цепи, состоящей из функционально однородных модулей.

Наиболее близким к предлагаемому является устройство для сопряжения однородной вычислительной системы, содержащее (Н+1) блоков ввода информации, (Н - число направления связи); Н блоков вывода информации, два элемента ИЛИ, два элемента И-НЕ, элемент И, элемент задержки.

Недостатком этого устройства является невозможность формирования цепи с конфигурацией, отвечающей требуемым условиям.

Цель изобретения - расширение функциональных возможностей устройства путем изменения в конфигурации связи в цепи произвольной длины.

Устройство содержит (Н+1) блоков ввода информации, (Н - число направлений связи), Н - блоков вывода информации, первый и второй элементы ИЛИ, первый и второй элементы И-НЕ, первый элемент И, первый элемент задержки, при этом каждый блок ввода информации содержит элемент И-НЕ и элемент И, каждый блок вывода информации содержит с первого по четвертый элементы И-НЕ и и второй элементы НЕ. Причем i-й (, Н+1) вход контроля устройства подключен к (Н+2)-му входу элемента И-НЕ 1-го блока ввода информации, i-й вход потенциала поиска устройства подключен к (Н+3)-му входу элемента И-НЕ i-ro блока ввода информации, i-й выход квитирования поиска устройства подключен к выходу элемента и i-ro блока ввода информации, j-й выход потенциалов поиска устройства подключен к выходу третьего элемента И-НЕ J-ro блока вывода информации, j-й вход подтверждения поиска устройства подключен к j-му входу первого элемента ИЛИ и через второй элемент НЕ j-ro блока вывода информации к первому входу четвертого элемента И-НЕ j-ro блока вывода информации. Выход первого элемента ИЛИ соединен с вторыми входами четвертых элементов И-НЕ блоков вывода информации. Выход элемента И-НЕ 1-го блока ввода информации соединен с 1-м входом первого элемента И-НЕ и с i-ми входами элементов И-НЕ всех блоков ввода информации, кроме i-ro. Вход первого элемента задержки соединен с первым входом элемента И, а выход первого элемента задержки соединен с вторым входом первого

элемента И. Выход первого элемента И-НЕ j-ro блока вывода информации соединен с -ми входами первых элементов И-НЕ всех блоков вывода информации, кроме j-ro, и

через первый элемент НЕ с первым входом второго элемента И-НЕ j-ro блока вывода информации, выход которого подключен к первому входу третьего элемента И-НЕ j-ro блока вывода информации. К первому входу

0 последнего подключен выход четвертого элемента И-НЕ j-ro блока вывода информации. В устройство введены второй и третий элементы И, элемент ИЛИ-НЕ, третий элемент ИЛИ, второй элемент задержки, сумматор, группа Н элементов И-НЕ. В каждый блок ввода информации введен элемент НЕ, а в каждый блок вывода информации введены первый и второй элементы И. Причем j-й информационный вход устройства соеди0 иен с J-M входом третьего элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и с информационным входом сумматора, j-й вход квитирования поиска устройства соединен с J-M входом

5 элемента ИЛИ-НЕ и с (Н+1)-м входом первого элемента И-НЕ j-ro блока вывода информации, j-й вход квитирования цепи устройства соединен с J-M входом второго элемента ИЛИ, к (Н+1)-му входу которого

0 подключен выход первого элемента И, j-й информационный выход устройства соединен с выходом первого элемента И j-ro блока вывода информации, первый вход которого подключен к выходу сумматора, j-й

5 выход квитирования цепи устройства подключен к второму входу первого элемента И j-ro блока вывода информации и к выходу второгоэлемента j-ro блока вывода информации. Выход обобщенного квитирования устройства и второй вход третьего элемента И соединены с выходом второго элемента И, первый вход которого соединен с (Н+1)-м входом потенциалов поиска устройства. Собственный информационный выход устройства подключен к выходу третьего элемента И. Выход второго элемента ИЛИ соединен с вторым входом второго элемента И, с входом суммирования сумматора и через второй элемент задержки с первыми

0 входами вторых элементов и блоков вывода информации, j-й вход подтверждения поиска устройства соединен с вторым входом второго элемента И j-ro блока вывода информации, выход элемента ИЛИ-НЕ подключен к третьему входу первого элемента И и к третьим входам четвертых элементов И-НЕ блоков вывода информации. Выход первого элемента И-НЕ соединен с первыми входами элементов И-НЕ группы, с первым входом первого элемента И и с

четвертыми входами четвертых элементов И-НЕ блоков вывода информации. Выход элемента И-НЕ j-ro блока ввода информации соединен с вторым входом j-ro элемента И-НЕ группы и через элемент НЕ блока ввода информации с первым входом элемента И j-ro блока ввода информации. Выход элемента И-НЕ {Н+1)-го блока ввода информации через элемент НЕ (Н+1)-го блока ввода информации подключен к первому входу элемента И (Н+1)-го блока ввода информации, выход которого соединен с (Н+1)-м входом первого элемента ИЛИ, j-й вход контроля устройства подключен к третьему входу j-ro элемента И-НЕ группы, выход которого соединен с j-м входом второго элемента И-НЕ. Выход последнего подключен к вторым входам элементов и блоков ввода информации. Выход третьего элемента И-НЕ j-ro блока вывода информации подключен к второму входу второго элемента И-НЕ j-ro блока вывода информации, j-й выход подтверждения поиска подключен к выходу первого элемента НЕ J-ro блока вывода информации.

На чертеже показана функциональная схема устройства.

Устройство содержит (Н+1) блоков 1 ввода информации. Н блоков 2 вывода информации, первый, второй элементы ИЛИ 3, 4 первый элемент-И 5, элемент ИЛИ-НЕ 6, второй элемент И 7, первый элемент 8 задержки, первый элемент И-НЕ 9, группу из Н элементов И-НЕ 10, второй элемент И-НЕ 11, третий элемент И 12, третий элемент ИЛИ 13, сумматор 14 единицы, второй элемент 15 задержки.

При этом каждый блок 1 ввода информации содержит элемент И-НЕ 16, элемент И 17, элемент НЕ 18.

Каждый блок 2 вывода информации содержит первый элемент И-НЕ 19, элемент НЕ 20, второй элемент И-НЕ 21, третий элемент И-НЕ 22, четвертый элемент И-НЕ 23, элемент НЕ 24, первый и второй элементы И 25, 26.

Устройство содержит шину 27 входа потенциалов поиска, шину 28 входа контроля, шину 29 входа подтверждения поиска, шину 30 входа квитирования цепи, шину 31 входа квитирования поиска и информационные входы 32, шину 33 выхода квитирования поиска, шину 34 выхода подтверждения поиска, шину 35 выхода квитирования цепи, шину 36 выхода потенциалов поиска, выходную информационную шину 37, шину 38 выхода обобщенного квитирования и собственный информационный выход 39.

Каждому устройству сопряжения соответствует один модуль однородной вычислительной системы, а связи смежных устройств через информационные шины 32,37, шины 27, 36 потенциалов поиска, шины 31, 33 квитирования поиска, шины 29, 34

подтверждения поиска и шины 30. 35 квитирования цепи соответствуют информационным связям модулей вычислительной системы.

При этом первые Н направлений связи

0 устройства сопряжения соответствуют смежным связям, а (Н+1)-е направление соответствует связи устройства сопряжения с собственным модулем.

Таким образом, множество устройств

5 сопряжения, объединенных указанными шинами по структуре информационных связей вычислительной системы, образует децентрализованную систему управления, в которой решается задача формирования цепи из модулей данной однородной вычислительной системы.

Цепь представляет собой произвольную последовательность модулей, объединенных в линию или конвейер. Начало цепи

5 устанавливается произвольно в любом модуле, а длина цепи определяется требуемым количеством объединенных модулей. Модуль может находиться в исправном состоянии или неисправном состоянии. Исправный модуль может быть свободен или занят. Задача формирования цепи решается на множест.. э исправных и свободных модулей. Неисправные и занятые модули исключаются из формируемой цепи. Отказ своего модуля

5 фиксируется нулевым потенциалом на (Н+1)-й шине 28 контроля, кроме того, информационные связи модулей контролируются средствами аппаратного контроля (не показаны). Отказ j-ой , Н) информационной связи модуля сопровождается формированием нулевого потенциала по соответствующей j-й шине 28 контроля, что вызывает отключение соответствующего входного блока устройства сопряжения.

5 Рассмотрим работу устройства.

Исправный модуль, инициирующий формирование цепи, включает на (Н+1)-м входе шины 27 единичный потенциал поиска, который при наличии разрешающего

0 единичного потенциала на (Н+1}-входе шины 28 контроля и отсутствии единичных потенциалов поиска на остальных входах шины 27 включает элемент И-НЕ 16(Н+1)-го блока 1 ввода информации. Нулевой потенциал с выхода (Н+1)-го элемента И-НЕ 16 инвертируется элементами И-НЕ 9 и включает элементы И-НЕ 10 при условии, если соответствующие смежные направления связи находятся в исправном состоянии и по ним не поступают потенциалы поиска.

Для работы устройства достагочно выполнения указанных условий хотя бы по одному j-му , Н) направленмю, что означает наличие j-ro выходного направления из данного модуля или что данный модуль не является тупиковы -/-, Нулевой потенциал с выхода подключенного J-ro элемента И-НЕ 10 инвертируется злемйнто;/: ЛНЕ 11 и включает (Н+1)-й элемент И 17, второй вход которого поддерживается е единичном состояни (Н+1)-м злекентог-. НЕ 18. На выходе (Н+1)-го злементз 1/1 Т/ формируется единичный потенциал квит.у;рования поиска, который по (Н+1)-му выходу шины 33 поступает на (Н+1)-й вход элемента ИЛИ 3 и с его выхода поступает на j-й вход элемента И-НЕ 23 j-ro блока 2 вывода информации.

На вторые входы указанных элементов поступает единичный потенциал с Bbixo.qa элемента И-НЕ 9, а на третьи и четаертые входы поступают единичные потенцг-галь с выходов элементов НЕ 24 i элемента И ЛИНЕ 6 соответственно при условии отсутствия потенциалов подтверждения поиска по шине 29 и квитирования поиска по шмне 31, Элементы И-НЕ 35 включаются, нулевые потенциалы с их выходов инвертируются элементами И-НЕ 22 и по шине 35 вывода потенциалов поиска транслируются в смежные устройства. Потенциал поиска поступает в смежное устройство по шине 27 ввода потенциала поиска. Элементы И-НЕ 16 с обратными связями образуют многоустойчивый триггер, который пропускает на выход только один потенциал поиска из множества входных потенциалов поиска при условии исправного состояния дэнного входного направления и соответствующего данному устройству модуля,

Дальнейшая работа устройства аналогична работе его в случае инициализации цепи. Отличие заключается в том, что потенциал квитирования поиска с выхода j-ro элемента И 17, подключенного -го входного блока 1, транслируется по j-й шине 33 квитирования поиска в предшествующее устройство формируемой цепи. Эти сигналы поступают в данное устройство по шине 31 ввода квитирования поиска, включают элемент ИЛИ-НЕ 6 и подаются на входы соответствующих элементов И-НЕ 19 выходных блоков 2.

Элементы с обратными связями образуот многоустойчивый триггер, который пропускает на выход только один потенциал свитирования поиска из числа всех поступивших. Пропущенный J-M элементом И-НЕ 19 потенциал квитирования восстанавливзгся J-M элементом НЕ 20, транслируется в

.последующее смежное устройстве по j-й шине 34 выхода подтверждения поиска. Тем самым обеспечивается целе.чаправленное формирование цепи з направленлил модуля, который не является тупиковым.

Если модуль на этапе noitcKa оказался TynMKOsfciM, TO ria выходе злемента И-НЕ 11 оуДй ccpopiViHpOBSH нулевой потенциал, хоторый 5аблок1 рует йыдачу потенциалов ;{аитирозЗг:ия поиска и тем самым предотвратит выдачу потенциалов подтверждения поиска в тупиковый модуль. Если модуль окззался нетупиковым, то подключенный потенциал поиска в нем трансформируется sneMSHTOsvi И 17 в потенциал квитирования поиска, который обратным ходом транслируется в предшествующее устройство, где трансформируется элементами И-НЕ 19 ,- НЕ 20 в потенциал подтверждения поу1ска и вновь направляется в выбранное .элементом И-НЕ 19 устройство последующего модуля цепи. Кроме того, потенциал квитирования поиска, пропущенный J-M элементом И-НЕ 1В, через соответстзуюидий элемен НЕ 20 зкл 0чзет j-й элемент И-НЕ 21 С этого момента выходной сигнал поиска на j-й шина 36 будет поддерживаться потенциалом подтверждения помеха, формирузf/ibiM j-vi элементом НЕ 20. Если данное j-e н.9пра5ление не поддерж вается потенциалом подтверждения поиска, то выходной потенцг/гзл поиска будет заблокирован нулевым потенциалом с выхода элемента 1/1ЛИ-НЕ 5, освобождая тем самым те смежные устройства, которые были охвачены , но не вошли в формируемую цепь.

Таким образом, волна поиска, поэтапно распространяясь из устройства - инициатора цепи по заем устройствам, выявляет на каждом этапе те устройства, которые свободны и не являются тупиковыми, выбирает одно из них, включает его в формируемую цепь и начинает новый этап, процесс формирования цепи или конвейера однородных модулей завершается в том случае, если на очередно 1 этапе все опрашиваемые устройства будут заняты или будут тупиковыми. В sTOi.s с.пучае на выходе элемента ИЛИ-НЕ 6 последнего устройства, входящего в цепь, будет сформирован единичный потенциал, который включит элемент И 5.

Элемент 15 задержки необходим для исключения срабатывания элемента И 7 во время переходного процесса распространения потенциала поиска по нетупиковым устройствам. Величина задержки элемента 8 должна быть не менее, чем суммарное время рэспространания потенциала поиска в

последующее устройство и ответного квитирований поиска.

Единичный потенциал с выхода элемента И 5 поступает на элемент ИЛИ 4 и с его выхода через элемент 15 задержки на управляющие входы j-ro элемента И 26 блоков 2 вывода информации. На информационные входы этих элементов поступают входные потенциалы подтверждения поиска шине 29. Таким образом, сформированный злементом И 5 единичный потенциал кзитирозания цепи обратным ходом, зафиксированным потенциалами подтверждения поиска, транслируется по цепи в устройство - инициатор цепи, где включается элемент И 7, и на его выходе формируется единичный потенциал обобщенного квитирования. Этот потенциал по шине 38 поступит в соответствующий модуль, мнформируя его о завершении формирования цепи изустройств, намеченных потенциалами подтверждения поиска.

Кроме того, сформированный элементом И 5 сигнал квитирования цепи через элемент ИЛИ 4 поступает на вход суммирования единицы сумматора 14. На выходе сумматора 14 формируется единичный код, который через элемент И 25 транслируется по j-й шине 37 в предшествующее устройство цепи, помеченное выходным потенциалом квитирования j-й цепи 35. На информационном входе 32 предшествующего устройства цепи появляется единичный код, который через элемент ИЛИ 13 поступает на информационный вход сумматора 14.

При наличии потенциала квитирования цепи на выходе элемента ИЛИ 4 в данном устройстве принятый код увеличивается сумматором 14 на единицу и транслируется в следующее устройство по направлению квитирования цепи. В итоге одновременно с появлением потенциала обобщенного квитирования на шине 38 начального устройства сформированной цепи на собственном информационном выходе 39 устройства будет зафиксирован код длины сформированной цепи (конвейера). Модуль - инициатор формирования цепи, имеет возможность оценить длину сформированной цепи с требуемой. Если сформированная цепь по длине удовлетворяет необходимым требованиям, то в сформированной . цепи модулей организуется вычислительный процесс типа конвейера, з противном случае сформированная цепь разрушается путем обнуления собственного потенциала поиска на (Н-г1)-й шине 27 устройства начала цепи, и модуль инициатор имеет возможность заново повторить процесс формирования цепи.

Формула изобретения 1. Устройство сопряжения однородной вычислительной системы, содержащее Н+1 блоков ввода информации (Н - число направлений связи), И блоков вывода информации, первый и второй элементы ИЛИ, первый и второй элементы И-НЕ, первый элемент И и первый элемент задержки, при этом каждый блок ввода информации содержит элемент И-НЕ и элемент И, каждый блок вывода информации - с первого по четвертый элементы И-НЕ и первый и второй элементы НЕ, причем 1-й (, Н + 1) вход контроля устройства подключен к ()-му входу элемента И-НЕ i-ro блока ввода информации, i-й вход потенциала поиска устройства подключен к (Н+3)-му входу элемента И-НЕ i-ro блока ввода информации, i-й выход квитирования поиска устройства подключен к выходу элемента И 1-го блока ввода информации, j-й выход потенциалов поиска устройства Н) подключен к выходу третьего элемента И-НЕ j-ro блока вывода информации, j-й вход подтверждения поиска устройства - к j-му входу первого элемента ИЛИ и через второй элемент НЕ j-ro блока вывода-информации к первому входу четвертого элемента И-НЕ -го блока вывода информации, выход первого элемента ИЛИ соединен с вторыми входами четвертых элементов И-НЕ блоков вывода информации, выход элемента И-НЕ i-ro блока ввода информации - с -м входом первого элемента И-НЕ и с i-ми входами элементов И-НЕ всех блоков ввода информации, кроме 1-го, вход первого элемента задержки соединен с первым входом первого элемента И, а выход первого элемента задержки - с вторым входом первого элемента И, выход первого элемента И-НЕ j-ro блока вывода информации соединен с j-ми входами первых элементов И-НЕ всех блоков вывода информации, кроме j-ro, и через первый элемент НЕ с первым входом второго элемента И-НЕ j-ro блока вывода информации, выход которого подключен к первому входу третьего элемента И-НЕ j-ro блока вывода информации, к первому входу которого подключен выход четвертого элемента И-НЕ j-ro блока вывода информации, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем изменения конфигурации связи в цепи произвольной длины, в него введены второй и третий элементы И, элемент ИЛ И-НЕ, третий элемент ИЛ И, второй элемент задержки, сумматор, группу Н элементов И-НЕ, при этом в каждый блок вводя информации введен элемент НЕ, а в каждый блок вывода информации - первый

и второй элементы И, причем j-й информационный вход устройства соединен с j-м входом третьего элемента ИЛИ, выход которого соединен с первым входом третьего элемента И и с информационным входом сумматора, j-й вход квитирования поиска устройства соединен с J-M входом элемента И.ЛИ-НЕ и с (Н+1)-входом первого элемента И-НЕ j-ro блока вывода информации, J-й вход квитирования цепи устройства соединен с J-M входом второго элемента ИЛИ, к (Н+1)-му входу которого подключен выход первого элемента И, J-й информационный выход устройства - с выходом первого элемента И j-ro блока вывода информации, первый вход которого подключен к выходу сумматора, j-й выход квитирования цепи устройства подключен к второму входу первого элемента И и к выходу второго элемента И j-ro блока вывода информации, выход обобщенного квитирования устройства и второй вход третьего элемента И соединены с выходом второго элемента И, первый вход которого соединен с (Н+1)-м входом потенциалов поиска устройства, собственный информзционный выход устройства подключен к выходу третьего элемента И, выход второго элемента ИЛИ соединен с вторым входом второго элемента И, с входом суммирования сумматора и через второй элемент задержки с первыми входами вторых элементов И блоков вывода информации, j-й вход подтверждения поиска устройства соединен с вторым входом второго элемента И j-ro блока вывода информации, выход элемента ИЛИ-НЕ подключен ктретьему входу первого элемента И и к третьим входам четвертых элементов И-НЕ блоков вывода информации, выход первого элемента И-НЕ соединен с первыми входами элементов 1/1-НЕ группы, с первым входом первого элемента И и с четвертыми входами четвертых элементов И-НЕ блоков вывода информации, выход элемента И-Н Е j-ro блока ввода информации соединен с вторым входом j-ro элемента И-НЕ группы и через элемент НЕ блока ввода информации с первым входом элемента И J-ro блока ввода информации, выход элемента И-НЕ (Н+1)-го блока ввода информации через элемент НЕ (Н+1)-го блока ввода информации подключен к первому входу элемента И (Н+1)-го блока ввода информации, выход которого соединен с (Н+1)-м входом первого элемента ИЛИ, j-й вход контроля устройства подключен к третьему входу j-ro элемента И-НЕ группы, выход которого соединен с J-M входом второго элемента И-НЕ, выход которого подключен к вторым входам элементов И блоков ввода информации, выход третьего элемента И-НЕ J-ro блока вывода информации подключен к второму входу второго элемента И-НЕ j-ro блока вывода информации, -й выход подтверждения поиска подключен к выходу первого элемента НЕ J-ro блока вывода информации.

Изобретение относится к вычислительной технике и технике связи в частности к устройствам сопряжения однородной вычислительной системы, и может найти применение при построении узлов коммутации на сетях передачи дискретной информации.Цель изобретения - расширение функциональных возможностей устройства за счет изменения конфигурации связи в цепи произвольной длины. Эта цель достигается тем, что устройство содержит Н+1 блоков ввода информации, Н блоков вывода информации, три элемента ИЛИ, три элемента И, два элемента И-НЕ, элемент ИЛИ-НЕ, группу элементов И-НЕ, два элемента задержки и сумматор единицы. При этом каждый блок ввода информации содержит элемент И-НЕ, элемент И и элемент НЕ, а каждый блок вывода информации содержит четыре элемента И-НЕ, два элемента И и два элемента НЕ. Отличие предложенного устройства от известного заключается во введении в него двух элементов И. группы Н элементов И- НЕ, третий элемент ИЛИ, второй элемент задержки и сумматор единицы. При этом в блоки ввода информации введен элемент НЕ, а в блоки вывода информации введены два элемента И. 1 ил.^