Устройство для управления однотактным преобразователем постоянного напряжения Советский патент 1992 года по МПК H02M7/539 

Ч

го о

л

СА)

N

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания радиоэлектронной аппаратуры и устройств автоматики. Целью изобретения является упрощение устройства. Устройство для управления одно- тактным преобразователем постоянного напряжения содержит задающий генератор 1, выходом подключенный к двоичному счетчику 2, выход которого соединен с S-входом RS-триггера З. Установочный R-вход триггера 3 подключен к выходу элемента ИЛИ 7. Информационные выходы двоичного счетчика 2 соединены с входами цифроаналогового преобразователя 8. Устройство содержит также компаратор 9, сравнивающий сигнал с выхода цифроаналогового преобразователя 8 и сигнал, пропорциональный напряжению питания. Устройство снабжено управляемым делите- лем-6 частоты, подключенным к задающему генератору 1. Его вход разрешения параллельной загрузки подключен к выходу RS-триггеря З, а выход - к входу элемента ИЛИ 7, второй вход которого соединен с выходом компаратора 9. Введение управляемого делителя 6 частоты позволяет обеспечить широтно-импульсное регулирование выходного напряжения, а также исключить превышение вольт-секундной площади импульса допустимого уровня и насыщение выходного трансформатора преобразователя. 2 ил. сл С

1ZФиг. 1

Изобретение относится к электротехнике и может быть использовано в источниках вторичного электропитания радиоэлектронной аппаратуры и устройств автоматики.

Известен однотактный преобразователь постоянного напряжения, содержащий силовой транзистор и импульсный трансформатор. Для его управления можно использовать цифровое устройство, содержащее задающий генератор, выход которого подключен к счетному входу первого двоичного счетчика и первому входу элемента И, информационные выходы первого счетчика подсоединены к первым входам цифроаналогового преобразователя, первого элемента сравнения кодов, второго элемента сравнения кодов, а выход установления нуля - к 3-входам первого RS-тригге- ра, второго RS-триггера и установочному входу второго двоичного счетчика; информационные выходы которого подключены к вторым входам первого элемента сравнения кодов, выходы первого и второго элементов сравнения кодов подсоединены к входам элемента ИЛИ-НЕ, выход которого подключен к R-входу первого RS-триггера, выход первого RS-триггера через предварительный усилитель подсоединен к база-эмиттерному переходу силового транзистора, выход цифроаналогового преобразователя подключен к первому входу компаратора, второй вход которого через согласующий блок соединен с клеммой источника первичного питания, а выход - с R-входом второго RS-триггера, выход которого подключен к второму входу элемента И, выход элемента И соединен со счетным вычитающим входом второго счетчика, вторые входы первого элемента сравнения кодов подключены к выходам задатчика кода. Недостатком устройства является его сложность.

Цель изобретения - упрощение устройства - достигается тем, что в устройство, содержащее задающий генератор, выход которого подключен к входу для счета на уменьшение двоичного счетчика, выход окончания счета на уменьшение которого соединен с S-входом RS-триггера, у которого R-вход подключен к выходу элемента ИЛИ, а выход-.через предварительный усилитель - к база-эмиттерному переходу силового транзистора, группа информационных выходов двоичного счетчика соединена с группой входов цифроаналогового преобразователя, выходом подключенного к первому входу аналогового компаратора, второй вход которого через согласующий блок соединен с клеммой источника питания, дополнительно введен управляемый делитель

частоты, у которого вход для счета на уменьшение подключен к выходу генератора, вход разрешения параллельной загрузки - к выходу RS-триггера, а выход окончания счета

на уменьшение - к первому входу элемента ИЛИ, первый вход которого соединен с выходом компаратора.

На фиг.1 приведена функциональная схема устройства; на фиг.2 - временные ди0 аграммы, поясняющие работу устройства.

Цифровое устройство для управления однотактным преобразователем постоянного напряжения (фиг.1) содержит задающий генератор 1. выход которого

5 подключен к входам счета на уменьшение двоичного счетчика 2, выход окончания счета на уменьшение которого соединен с S-входом RS-триггера З, Выход RS-триггера З является выходом устройства

0 и через предварительный усилитель 4 подключен к база змиттерному переходу силового транзистора 5. К выходу задающего генератора 1 подключен также вход счета на уменьшение управляемого делителя б, в

5 вход разрешения параллельной загрузки - к выходу RS-триггера З. Выход окончания счета на уменьшение управляемого делителя 6 подключен к первому входу элемента ИЛИ 7. Группа информационных выходов

0 счетчика 2 соединена с группой входов цифроаналогового преобразователя 8. выходом подключенного к Первому входу аналогового компаратора 9, второй вход которого через согласующий блок ТО соединен с

5 клеммой 11 источника питания, кроме того, выход компаратора 9 подключен к второму входу схемы ИЛИ 7. Параллельные входы управляемого делителя б частоты служат для подачи кода управления 12,

0 Устройство работает следующим образом.

Задающий генератор 1 вырабатывает импульсы прямоугольной формы (фиг.2а), частота следования которых far Ши, где

5 N - коэффициент деления двоичного счетчика 2; Ти - частота преобразования инвертора.

Эти импульсы поступают на входы для счета на уменьшение двоичного счетчика

0 2 и управляемого делителя 6 частоты, разрядность которых выбирается так, чтобы обеспечить необходимую частоту преобразования и необходимую погрешность формирования длительности широт5 но-модулированного импульса.

В начальный момент времени на всех выходах счетчика 2 присутствует сигнал логического нуля, RS-триггер З находится в исходном нулевом состоянии, на его прямом выходе присутствует логический О,

который разрешает параллельную загрузку в управляемый делитель 6 частоты кода управления 12 и через предварительный усилитель 4, служащий для согласования выхода триггера 3 с входом транзистора 5 и гальванической развязки сигналов, закрывает транзистор 5.

Импульсы (фиг.2а) задающего генератора 1 вызывают изменение состояния счетчика 2, что приводит к соответствующему изменению сигналов на его информационных выходах. Когда состояние счетчика 2 будет соответствовать окончанию счета на уменьшение, на соответствующем его выходе появится импульс (фиг.2б), который, воздействуя на триггер 3, устанавливает его по S-входу в единичное состояние (фиг.2в). Это соответствует появлению логической 1 на его прямом выходе, что приводит к открыванию транзистора 5. При этом происходит также окончание параллельной загрузки управляемого делителя 6 частоты и перевод его в режим счета. В процессе вычитания импульсов (фиг.2а) на выходе окончания счета на уменьшение управляемого делителя 6 частоты появляется прямоугольный импульс (фиг,2г), который, воздействуя через схему ИЛИ 7 на триггер 3. возвращает его по R-входу в исходное нулевое состояние, что приводит к запиранию силового транзистора 5.

Длительность прямоугольных импульсов (фиг.2в), формируемых на выходе RS- триггера З, а следовательно, и на выходе транзистора 5, будет равна т- ТзгМ, где Т3г - период следования импульсов задающего генератора Т; М - переменный коэффициент деления управляемого делителя 6 частоты (максимальное значение М выбирается равным Ммакс. Тмакс./Тзг); Тмакс предельно допустимая длительность импульсов силового транзистора 5,

При изменении коэффициента деления управляемого делителя 6 частоты в соответствии со значением кода управления 12 (требуемая длительность импульсов) будет изменяться длительность импульсов (фиг.2в) на выходе транзистора 5, что приводит к широтно-импульсному регулированию напряжения на выходе преобразователя.

Для преобразователя, работающего на силовой трансформатор, необходимо исключить возможное превышение максимально допустимой вольт-секундной площади импульсов из-за повышения напряжения источника питания, С этой целью напряже ни с выхода источника питания (клемма 11) через согласующий блок 10 поступает на второй вход (фиг.2е) компаратора 9. Согласующий блок 10 обеспечивает отсечку малых значений первичного напряжения, при которых не происходит превышение максимально допустимого значения вольт-секун- 5 дной площади импульсов на выходе транзистора 5. На первый вход компаратора 9 поступает напряжение (фиг.2д) с выхода цифроаналогового преобразователя 4, которое уменьшается вместе с изменением со0 стояния двоичного счетчика 2, В момент равенства напряжений (фиг.2д,е) на входах компаратора 9 последний формирует импульс (фиг.2ж), который через схему ИЛИ 7 устанавливает, а затем удерживает по

5 R-входу триггер 3 в нулевом состоянии. В результате на выходе RS-.триггера З формируется временной интервал, длительность которого пропорциональна напряжению на втором входе компаратора 9.

0 При напряжении питания меньшем или равном напряжению отсечки блока 10 указанный временной интервал равен нулю, при возрастании напряжения питания возрастает и временной интервал ограничения

5 длительности импульса на выходе транзистора 5.

Таким образом, введение в устройство управляемого делителя частоты и новых связей позволяет упростить его при обеспече0 нии широтно-импульсного регулирования выходного напряжения, исключить возможность превышения допустимого уровня вольт-секундной площади .импульса и насыщение выходного трансформатора преобра5 зователя.

Формула изобретения Устройство для управления однотакт- ным преобразователем постоянного напря0 жения, содержащее задающий генератор, выход которого подключен к входу для счета на уменьшение двоичного счетчика, выход окончания счета на .уменьшение которого соединен с S-входом RS-триггера, R-BXO5 дом подключенного к выходу элемента ИЛИ, а выход RS-триггера предназначен для подключения к управляющему переходу силового транзистора, причем группа информационных выходов упомянутого

0 двоичного счетчика соединена с группой входов цифроаналогового преобразовате ля, выходом подключенного к первому входу Ј компаратора, второй вход которого через согласующий блок соединен с клеммой йс5 точника питания, отличающееся тем, что, с целью упрощения, в него введен управляемый делитель частоты, вход для счета на уменьшение которого подключен к выходу задающего генератора, вход разрешения параллельной загрузки - к выходу RS-триггера, а выход окончания счета на уменьше- рой вход которого соединен с выходом ком- ние - к первому входу элемента ИЛИ, вто- паратора.

IlllllllllllllllllllUllinillilllllini

1

I

д,е ж

1

Фиг. 2